當(dāng)今大多數(shù)電子產(chǎn)品設(shè)計(jì)都要求高能源效率，包括非消費(fèi)型電子設(shè)備在內(nèi)，例如工業(yè)馬達(dá)驅(qū)動(dòng)器和電信網(wǎng)絡(luò)基礎(chǔ)設(shè)施。對(duì)于電源而言，同樣需要高功率密度和可靠性，以便降低總擁有成本。

隨著開(kāi)關(guān)模式電源轉(zhuǎn)換成為業(yè)界標(biāo)準(zhǔn)（與線性電源相比具有更好的功率密度和效率），組件設(shè)計(jì)人員設(shè)法通過(guò)芯片級(jí)創(chuàng)新和改進(jìn)封裝來(lái)不斷提升功率MOSFET的導(dǎo)通和開(kāi)關(guān)性能。芯片的不斷更新?lián)Q代使得在導(dǎo)通電阻（RDS（ON））和影響開(kāi)關(guān)性能的因素（如柵極電荷QG）之間的平衡方面逐步取得進(jìn)展。

國(guó)際整流器公司（IR）目前可提供多種不同的芯片，從而使電源設(shè)計(jì)人員有機(jī)會(huì)在中低壓范圍內(nèi)選擇導(dǎo)通和開(kāi)關(guān)性能最優(yōu)組合的器件。

封裝創(chuàng)新主要集中在降低寄生效應(yīng)方面，例如無(wú)芯片封裝電阻（DFPR）和封裝電阻，它們會(huì)導(dǎo)致功率損耗并在電流額定值和開(kāi)關(guān)速度方面限制器件的性能。

封裝接合線和引線框上不必要的電感使得柵極上會(huì)維持一定的電壓，從而阻止柵極驅(qū)動(dòng)器關(guān)斷器件。這會(huì)大大延遲關(guān)斷，從而增加MOSFET的功率損耗，降低轉(zhuǎn)換效率。此外，雜散電感可導(dǎo)致電路中出現(xiàn)超過(guò)器件電壓額定值的電壓尖峰，從而導(dǎo)致出現(xiàn)故障。

旨在降低電阻和提升熱性能的封裝改進(jìn)還可極大地提升小封裝尺寸內(nèi)的電流處理能力，同時(shí)有助于器件冷卻，并提高器件可靠性。

當(dāng)今的功率MOSFET封裝

采用Power SO8封裝的MOSFET通常用在電信行業(yè)輸入電壓范圍從36V至75V的工業(yè)標(biāo)準(zhǔn)1/2磚、1/4磚、1/8磚和1/16磚尺寸電源模塊等應(yīng)用中。面向不同半橋驅(qū)動(dòng)工業(yè)應(yīng)用的DC馬達(dá)控制電路也使用功率MOSFET。這種封裝與常見(jiàn)的插入式封裝相比具有優(yōu)勢(shì)，包括顯著縮小的尺寸和更便于表面貼裝組裝。對(duì)于功率應(yīng)用而言，Power SO-8封裝具有增強(qiáng)的引線框設(shè)計(jì)，與普通SO-8封裝結(jié)構(gòu)相比具有更強(qiáng)的電流處理能力。不過(guò)，市場(chǎng)對(duì)于提高功率處理能力、功率密度和能效的不變需求要求設(shè)計(jì)人員不斷在性能方面尋找突破。

對(duì)于要求更高操作電流或更高效率的應(yīng)用而言，將兩個(gè)SO-8（或類似）功率MOSFET并聯(lián)可使總電流額定值提高一倍，同時(shí)降低導(dǎo)通電阻，減小損耗。這種技術(shù)現(xiàn)在已廣泛使用，但是不可避免地會(huì)使設(shè)計(jì)趨于復(fù)雜：不僅需要更多組件，而且設(shè)計(jì)人員必須小心地匹配導(dǎo)通電阻和柵極閾限等參數(shù)，以確保負(fù)載電流的平均分配。匹配柵極電荷參數(shù)對(duì)于確?？煽康拈_(kāi)關(guān)性能同樣重要，這樣器件不會(huì)在其協(xié)同（companion）器件之前導(dǎo)通。

因此，改進(jìn)封裝以改善導(dǎo)通電阻和電流處理能力的原因有多種。用改進(jìn)的PQFN器件一對(duì)一替換標(biāo)準(zhǔn)SO-8 MOSFET可提升總體工作效率。電流處理能力也能夠得以增強(qiáng)，并實(shí)現(xiàn)更高的功率密度。在以并聯(lián)方式使用的傳統(tǒng)MOSFET應(yīng)用中，采用增強(qiáng)型封裝（如PQFN和DirectFET）的最新一代器件可用單個(gè)組件代替一個(gè)并聯(lián)的組件對(duì)。這樣，通過(guò)簡(jiǎn)化布局和降低電路匹配挑戰(zhàn)能夠簡(jiǎn)化設(shè)計(jì)。其它優(yōu)勢(shì)還包括更高的可靠性和降低BOM成本，即當(dāng)兩個(gè)或更多并聯(lián)MOSFET被一個(gè)器件代替時(shí)。

增強(qiáng)型功率封裝（如IR的DirectFET封裝）可提供大幅改進(jìn)的電氣和熱性能。更為重要的是，DirectFET和PQFN可輕松安裝在電路板上，并與現(xiàn)有表面貼裝回流技術(shù)兼容，因此能夠較輕松地設(shè)計(jì)到新的或現(xiàn)有的電路板中。

先進(jìn)的工業(yè)標(biāo)準(zhǔn)

Power QFN（PQFN）封裝是基于JEDEC標(biāo)準(zhǔn)四邊扁平無(wú)引腳（QFN）表面貼裝封裝的熱性能增強(qiáng)版本，QFN封裝在四周底側(cè)裝有金屬化端子。這樣，就可采用標(biāo)準(zhǔn)化規(guī)則管理尺寸和端子配置，并為工業(yè)標(biāo)準(zhǔn)功率封裝奠定基礎(chǔ)，從而給新一代設(shè)計(jì)帶來(lái)先進(jìn)性能。

IR和其他全球性功率半導(dǎo)體廠商目前可提供5mm×6mm匹配標(biāo)準(zhǔn)SO-8外形的PQFN器件，以及3mm×3mm的微型化PQFN器件。IR將這些封裝分別稱為PQFN 5×6和PQFN 3×3。其他廠商則以Power56或SuperSO-8等名稱銷售PQFN器件。

PQFN封裝在底側(cè)有一個(gè)或以上的裸熱焊盤(pán)，如圖1所示。裸焊盤(pán)有助于降低裸片到PCB的熱阻。標(biāo)準(zhǔn)SO-8封裝的結(jié)到引線熱阻通常為20°C/W，而采用IR的PQFN 5×6時(shí)，從結(jié)點(diǎn)到PCB的熱阻僅為1.8°C/W。

圖1 PQFN底側(cè)裸熱焊盤(pán)改善電氣和熱性能

在封裝內(nèi)，兩種可能的技術(shù)都可以被用來(lái)創(chuàng)建從裸片到封裝端子之間的MOSFET源連接。利用標(biāo)準(zhǔn)后端冷卻方式來(lái)連接一系列鍵合線，可實(shí)現(xiàn)相對(duì)低成本的互連。而PQFN Copper Clip（銅片）封裝則用大型銅片取代了鍵合線。IR支持這兩種結(jié)構(gòu)，為設(shè)計(jì)人員提供了多種具有成本效益、高性能的PQFN器件選擇。

圖2和3顯示了鍵合線和銅片封裝的內(nèi)部詳情。銅片封裝技術(shù)將封裝電阻降低了約1mΩ，這是一項(xiàng)非常重要的改進(jìn)，因?yàn)樽钚碌?a target="_blank">芯片技術(shù)現(xiàn)在可實(shí)現(xiàn)低于1m？的導(dǎo)通電阻；降低封裝電阻對(duì)于確保更低的總MOSFET電阻至關(guān)重要。此外，銅片封裝能夠處理更大的電流，因而不再對(duì)器件的電流額定值產(chǎn)生限制。該封裝通過(guò)了JEDEC潮濕敏感度級(jí)別（MSL）1的認(rèn)證，并且由于裸片被焊接到引線框上（許多廠商在傳統(tǒng)鍵合線結(jié)構(gòu)中采用標(biāo)準(zhǔn)裸片粘接樹(shù)脂），其組件符合工業(yè)規(guī)范要求。

圖2 采用鍵合線的PQFN封裝

圖3 采用銅片的PQFN封裝

例如，PQFN 5×6銅片封裝可在與現(xiàn)有SO-8相當(dāng)?shù)墓I(yè)標(biāo)準(zhǔn)尺寸中，實(shí)現(xiàn)優(yōu)于0.5mΩ的電阻，從裸片到PCB的熱阻則低至0.5°C/W。其0.9mm的外型尺寸也與最大高度為0.7mm的DirectFET封裝相近。在電流處理能力方面同樣有大幅提升，在實(shí)際操作中，原來(lái)采用SO-8封裝的26A器件，采用PQFN 5×6銅片封裝可處理高達(dá)100A的電流。

為了說(shuō)明功率MOSFET采用這兩種PQFN封裝的性能潛力，表1比較了采用SO-8、PQFN 5×6鍵合線和PQFN5×6銅片封裝的幾款功率MOSFET。該表說(shuō)明了每種封裝技術(shù)對(duì)于主要參數(shù)影響因素如能效、功率密度和可靠性的不同效應(yīng)。這些組件包含一個(gè)采用IR硅技術(shù)的幾乎相同的30V MOSFET芯片。

表1 幾種封裝的對(duì)比

基于所有上述特性，PQFN5×6銅片封裝具有與DirectFET封裝（未使用頂部冷卻）相似的性能，這實(shí)現(xiàn)了性能的大幅提升，同時(shí)能利用最新硅技術(shù)實(shí)現(xiàn)其所有的優(yōu)勢(shì)。在通常采用多個(gè)并聯(lián)SO-8 MOSFET的設(shè)計(jì)中，PQFN 5×6銅片技術(shù)可用單個(gè)器件代替兩個(gè)或更多傳統(tǒng)器件，從而簡(jiǎn)化設(shè)計(jì)并提高可靠性。利用單個(gè)器件取代多個(gè)器件對(duì)于尺寸嚴(yán)格受限的電源（如1/2磚或更小尺寸的電源模塊）而言同樣是一大優(yōu)勢(shì)。例如，圖4顯示了現(xiàn)有磚型電源的次級(jí)同步整流效率曲線。這是一種通用設(shè)計(jì)，次級(jí)的每個(gè)腳采用兩個(gè)并聯(lián)MOSFET。利用IR公司提供的PQFN器件，我們可以用單個(gè)低導(dǎo)通電阻PQFN取代2個(gè)并聯(lián)MOSFET，并實(shí)現(xiàn)更優(yōu)的全負(fù)荷效率。

圖4 IR的PQFN器件在次級(jí)整流應(yīng)用中比競(jìng)爭(zhēng)器件表現(xiàn)更好

本文小結(jié)

對(duì)更高能效、更高功率密度和更高可靠性的要求是并將一直是電源設(shè)計(jì)人員面臨的挑戰(zhàn)。同樣，增強(qiáng)型封裝技術(shù)對(duì)于實(shí)現(xiàn)這些改進(jìn)也至關(guān)重要。PQFN技術(shù)提供了一個(gè)靈活開(kāi)放的封裝平臺(tái)，能為那些著眼于SO-8性能水平以上的設(shè)計(jì)人員提供所需的改進(jìn)。當(dāng)利用經(jīng)優(yōu)化的銅片結(jié)構(gòu)進(jìn)行改良之后，PQFN 5×6封裝可提供近似于DirectFET（無(wú)需頂部冷卻）等高性能專有封裝技術(shù)的性能，不過(guò)DirectFET的能效和功率密度仍然最高。