臺積電目前最高端的制程平臺無疑是其28nm CMOS平臺。Chipworks網(wǎng)站的分析師認為，未來幾年內(nèi)，這個平臺將是有史以來帶給臺積電及其客戶最豐厚利潤的平臺。而臺積電總裁張仲謀則寄望28nm平臺的總產(chǎn)量能超過65nm平臺，峰值產(chǎn)量達到每月13萬片晶圓。

　　過去，臺積電在對待其FPGA產(chǎn)品客戶如Altera，Xilinx的產(chǎn)品制程升級時，升級的步調(diào)總是相對緩慢，不過到28nm節(jié)點，高通等移動領(lǐng)域的芯片廠商加入了他們的客戶陣營，客戶的需求發(fā)生了變化，臺積電的制程轉(zhuǎn)換速度在其帶動下，也開始變得步調(diào)更快。盡管今年第一季度其28nm制程產(chǎn)品占總銷售量的比例僅有5%，但到今年最后第一季度，這個比例數(shù)字有望超過20%。

　　最近SEMATECH組織召開了第9次高級柵堆疊技術(shù)會議，會上臺積電展示了其28nm平臺的產(chǎn)品陣營劃分狀況。從介紹中可見，其28nm平臺目前有四個版本，目前有關(guān)的產(chǎn)品已經(jīng)開始大量銷售，銷售的對象包括Xilinx， Altera， AMD， 高通等其它廠商。

　　臺積電成立于1987年，目前是世界最大的代工商，2011年的營收額高達145億美元。據(jù)其官網(wǎng)的介紹，其2011年的總產(chǎn)能為1320萬片（8英寸），其生產(chǎn)的產(chǎn)品種類從0.5um制程直至28nm制程不等。

　　臺積電的28nm制程產(chǎn)品從2010年開始投產(chǎn)，共分四種類型，代號分別是HP/HPM/HPL/LP。我們過去曾經(jīng)分析過其HP/HPL/LP三種制程的產(chǎn)品。從28nm節(jié)點起，臺積電開始正式啟用high-k金屬柵晶體管技術(shù)（HKMG）。其中HP/HPL兩種產(chǎn)品使用了HKMG技術(shù)，而LP產(chǎn)品則仍采用傳統(tǒng)的多晶硅柵極，柵絕緣層采用ONO技術(shù)。臺積電自稱28nm產(chǎn)品2010年便開始投產(chǎn)，然而直到2011年中期，才有實際的產(chǎn)品送到研究分析人員的手上。

　　最先采用臺積電28nm制程技術(shù)的仍然是Xilinx和Altera兩家FPGA巨頭。這類產(chǎn)品的特點是單價高，但產(chǎn)量需求少，這樣對產(chǎn)品良率的要求便不是很高，而新制程技術(shù)實施的前期，其良率也正好處在從低到高上升的過程中，這就是為什么這些廠商總是先啟用較新制程技術(shù)的原因。所以最先到達我們分析室的產(chǎn)品總是來自這類廠商的。比如2002年130nm時代的Altera Stratix，2004年90nm時代的Altera Stratix II，再早的還有柵觸點距為530nm的Altera Stratix，采用了多晶硅柵極摻鈷技術(shù)制作柵極，相比之下Stratix II 的柵觸點距則為370nm。

　　Altera Stratix II 90 nm Transistor - TEM

　　1- 28nm HPL篇：Xilinx XC7K325T Kintex-7

　　最先到達我們實驗室的臺積電28nm產(chǎn)品是Xilinx XC7K325T Kintex-7。我們曾在2011年的7月份發(fā)布了有關(guān)的研究報告。XC7K325T基于臺積電28nm HPL技術(shù)，金屬互聯(lián)層數(shù)為11層。臺積電在這種HKMG晶體管的溝道上實施了晶向工程，通過旋轉(zhuǎn)晶圓將溝道的晶向變?yōu)椤?00》，以增加PMOS晶體管的性能，不過在PMOS管的漏源極中并沒有使用嵌入Si/Ge技術(shù)。其柵極的金相結(jié)構(gòu)非常類似于Intel的32nm產(chǎn)品，其PMOS柵絕緣層上的金屬柵極材料同樣是TiN，NMOS同樣是TiAlN（請參考我們過去的文章 http://www.cnbeta.com/articles/148803.htm）。柵絕緣層中的high-k層部分采用鉿基氧化物制造，high-k層下端則鋪設(shè)硅氧化物層。柵極采用多晶硅柵置換技術(shù)制造，即所謂的后柵極技術(shù)，與Intel類似。

　　后柵極的制造流程簡單說就是先形成多晶硅柵極并完成漏源極退火處理，最后再去掉多晶硅柵，用不同的金屬柵極材料先后填充NMOS和PMOS的柵極。XC7K325T的柵觸點距為120nm。按照臺積電的說法，28nm HPL專門面向高性能，低漏電水平的芯片產(chǎn)品。

　　Xilinx XC7K325T Kintex-7 TSMC 28 nm HPL - Plan View TEM

　　2- 28nm HP篇1：Altera 5SGXEA7K2F40C2ES Stratix V

　　隨后我們又分析了另外一款基于臺積電28nm制程的產(chǎn)品Altera 5SGXEA7K2F40C2ES Stratix V，我們的報告發(fā)布日期是2011年10月份。Altera 5SGXEA7K2F40C2ES Stratix V采用的是臺積電的28nm HP制程，這種制程的特點是在PMOS管的漏源極中采用了嵌入式SiGe技術(shù)來增加溝道應(yīng)變，產(chǎn)品的金屬互聯(lián)層數(shù)為12層。其柵極結(jié)構(gòu)與28nm HPL制程基本相同，但絕緣層下部的SiO2層厚度相對更?。?.2nm厚度）以便利于提升性能表現(xiàn)。5SGXEA7K2F40C2ES產(chǎn)品中，晶體管的觸點距為120nm。按臺積電的說法，28nm HP制程面向的是高速，高性能產(chǎn)品，并宣稱該產(chǎn)品比40nm制程產(chǎn)品速度提升45%，而漏電水平則相近。

　　Altera 5SGXEA7K2F40C2 Stratix V 28 nm HP PMOS - TEM

　　FPGA產(chǎn)品中的SRAM密度一般不會很高。相比之下AMD和nVidia的圖形芯片產(chǎn)品則SRAM密度較高，兩家公司也都是臺積電28nm制程的先鋒人物，他們的圖形芯片產(chǎn)品中采用了極大數(shù)量的高密度6T-SRAM。我們發(fā)現(xiàn)，通常臺積電新制程的全部新技術(shù)，都是首先完整地應(yīng)用到AMD/ATI或者nVidia的產(chǎn)品上，當然也包括高密度SRAM。

　　3- 28nm HP篇2：AMD RadeonTM HD 7970

　　今年早些時候，我們粗略分析了AMD RadeonTM HD 7970 215-0821060圖形芯片，這款產(chǎn)品采用的是臺積電的28nm HP制程。根據(jù)我們的TEM分析結(jié)果，215-0821060的晶體管結(jié)構(gòu)與Altera Stratix V 是完全相同的，畢竟兩者都基于28nm HP制程。SRAM方面，215-0821060的6T-SRAM單元面積為0.16平方微米，SRAM晶體管采用共軸布置方式。相比之下，90nm制程的ATI 215PADAKA12FG（X1950 Pro）的SRAM單元面積則超過了前者的5倍，為0.86平方微米。

　　AMD 215-0821060 28 nm HP 6T-SRAM at Poly - Plan View SEM

　　4- 28nm LP篇：高通MSM8960 Snapdragon S4

　　2012年早些時候，我們找到了一款使用臺積電28nm LP制程技術(shù)制造的產(chǎn)品：高通MSM8960 Snapdragon S4，這是一款SOC芯片。28nm LP制程中，采用了多晶硅柵極和漏源極嵌入式SiGe技術(shù)（可增加PMOS管的性能）?；?8nm LP制程的產(chǎn)品顯然是首款通過臺積電所有驗證性測試的制程產(chǎn)品。他們宣稱28nm LP制程產(chǎn)品成本低，且便于產(chǎn)品快速推出，非常適合需要低待機功耗的產(chǎn)品，如無線基帶芯片等。這種制程產(chǎn)品的速度相比40nm制程提升20%，漏電水平則與后者持平。

　　這款制程產(chǎn)品的柵觸點距尺寸為120nm?？梢哉f臺積電28nm LP制程基本上是其40nm LP的完全微縮版+嵌入式SiGe漏源極而來。大家都知道臺積電40nm LP制程的應(yīng)用對象之一正是nVidia的Tegra T20-H-A2處理器，其邏輯電路區(qū)域的晶體管柵觸點距為160nm。

　　Qualcomm MSM8960 28 nm LP Snapdragon S3 Transistor Gate - TEM

　　5- 28nm HPM篇：Apple A6+？？

　　第四也就是最后一種臺積電推出的28nm制程則是HPM制程。這種制程面向移動應(yīng)用，因此主要的需求是擁有高性能的同時，功耗表現(xiàn)也要有所改善

　　。臺積電宣稱HPM的運行速度要高于HP，而漏電水平則可與LP制程齊平。因此這種制程很適合從網(wǎng)絡(luò)，平板產(chǎn)品，到移動消費級產(chǎn)品等。目前還沒有基于HPM制程的產(chǎn)品面世。不過透露一下，我們很快就會弄到一塊這樣的樣品--這塊樣品很可能是Apple A6的升級產(chǎn)品