自杰克基爾比在1958年發(fā)明集成電路以來，這種高集成度的電子元器件在全球掀起了一場信息科技革命，整個社會生活也在這個“小東西”的推動下產(chǎn)生了顛覆性的變化。而伴隨著終端需求的提升，下游也開始反推集成電路產(chǎn)業(yè)進步，進而激發(fā)下游的新一輪創(chuàng)新。在這種相互相成的推動下，人類的生活越來越智能，集成電路所帶動的半導體產(chǎn)業(yè)也逐漸壯大，成為全球經(jīng)濟中的一個重要組成部分。

根據(jù)ICinsights的統(tǒng)計數(shù)據(jù)顯示，全球半導體產(chǎn)業(yè)的營收在2017年達到了4450億美元，較之2016年有了22%的增長，這主要得益于存儲等器件在過去兩年的迅猛增長，展望未來，也會有更上一層的表現(xiàn)。Cadence公司的首席執(zhí)行官、華登國際創(chuàng)始人陳立武在日前舉辦的Cadence中國用戶大會CDNLive 2018大會上也表示，在人工智能等新興應用的推動下，半導體產(chǎn)業(yè)，尤其是中國半導體將大有可為。

集成電路市場的新機會

在接受半導體行業(yè)觀察等媒體采訪的時候，陳立武激動地說：“現(xiàn)在的機會太多了，正是干半導體的好時候。如果我年輕二十歲，一天有48小時工作都是不夠的”。而他所說的機會就在人工智能等應用推動下的技術新時代。

眾所周知，過去十年，在智能手機的推動下，無論是集成電路芯片供應商還是終端的品牌商，都發(fā)生了翻天覆地的變化，半導體產(chǎn)業(yè)也在過去十年獲得了巨大的成長。但進入了最近幾年，以人工智能為首的終端新潮流將會成為整個產(chǎn)業(yè)鏈發(fā)展的新動能。

在CDNLive 2018開幕演講上，陳立武指出，人工智能、5G、邊緣計算、數(shù)據(jù)中心和自動駕駛將會成為半導體發(fā)展的下一個重要推手。

近年來，由于深度學習算法精度的提升，人工智能在過去幾年獲得了高速的發(fā)展。無論是傳統(tǒng)的芯片大廠、互聯(lián)網(wǎng)公司，或者是新興的企業(yè)，都在人工智能領域壓下了重注，這些公司月圍繞著人工智能的軟件、硬件和服務等方向開始了新一輪的角逐，同時也帶動了人工智能產(chǎn)業(yè)的投資增長。據(jù)陳立武介紹，過去幾年投入到人工智能領域的VC資金迅猛增長，在去年更是超過了120億美元。這勢必會推動包括芯片在內(nèi)的硬件的發(fā)展。

拆解人工智能的產(chǎn)業(yè)鏈，訓練和推斷是最重要的兩部分組成。所謂訓練是基于大部分的數(shù)據(jù)，通過大量的運算，讓神經(jīng)網(wǎng)絡模型“學習”，而推斷則是讓已經(jīng)訓練好的神經(jīng)網(wǎng)絡模型從新數(shù)據(jù)中推斷各種結論。而在這個過程中，則需要云端訓練芯片和端側的推斷芯片，這就是半導體行業(yè)的機會。

但我們可以看到，現(xiàn)在的云端訓練芯片市場，基本都是被英偉達的GPU壟斷，其他包括Google、微軟或者亞馬遜等公司，在這個市場也只不過是有針對的優(yōu)化。而在端側芯片，現(xiàn)在則涌現(xiàn)出了大量的機會，傳統(tǒng)和新興的芯片公司也在這個市場上集中廝殺，尤其是在中國，這個市場幾乎已經(jīng)進入到了白刃戰(zhàn)的階段。在陳立武看來，如何做到低功耗，是這些終端AI芯片能否突圍而出的一個關鍵點。

其他無論是邊緣計算、5G、自動駕駛和數(shù)據(jù)中心，帶來的機會也不言而喻的。最重要的是這些終端不是單一作用，而是一起圍繞著運算、數(shù)據(jù)和通信這三個領域，一起為半導體產(chǎn)業(yè)創(chuàng)造機會。而在眾多的機會中，陳立武尤其看好硅光、量子計算、神經(jīng)形態(tài)計算和納米管這些新興的突破性技術，他認為這將會是未來增長的推動器。

技術面臨的新挑戰(zhàn)

過去幾十年，集成電路的集成度有了質的的變化。杰克基爾比在1958年推出的的第一顆集成電路，就是是把一個小鍺片粘在一個glass slide上。作為對比，華為去年推出的Kirin 970則集成了高達55億個集體管。而這則是摩爾定律指導下的集成電路發(fā)展的成果。

英特爾共同創(chuàng)始人戈登摩爾在1965年發(fā)表的文章《讓集成電路填滿更多的組件》文章中預言，半導體芯片上集成的集體管和電阻數(shù)量將每年增加一倍，這個預言就是后世集成電路從業(yè)者所尊奉的摩爾定律。到了1975年，基于當時集成電路發(fā)展的現(xiàn)狀，摩爾將這個事件調整為18個月。時至今日，雖然Intel一直在強調，摩爾定律持續(xù)有效，但在業(yè)界很多人看來，摩爾定律正在消亡。

行業(yè)內(nèi)的人都知道，設計者為了推動芯片集成度的增加是通過晶體管微縮實現(xiàn)的，但隨著制造工藝推進到7nm，芯片設計難度日益增加，且集成電路一直依仗的硅材料的局限也開始凸顯，這就給材料、設計和EDA工具供應商帶來了新的挑戰(zhàn)。

華為海思平臺與關鍵技術開發(fā)部部長夏禹女士在CDNLive 2018大會上也表示，在過去，海思一直緊跟摩爾定律，按工藝節(jié)奏復合演進，為云端和終端設備提供更多的算力、更寬的帶寬和更低的功耗，但他們發(fā)現(xiàn)，現(xiàn)在的挑戰(zhàn)也是日益嚴峻。

夏禹指出，這一方面與現(xiàn)在的摩爾定律已經(jīng)不再是曾經(jīng)的摩爾定律有關。她認為，現(xiàn)在的芯片集成度并沒有嚴格按照周期增加。因此從某種程度看，這個定律現(xiàn)在只是一個抵抗通貨膨脹的工具。再加上芯片的性能也不僅僅和晶體管有關，連線和功耗密度的作用也不能忽視，這就使得提升芯片性能需要考慮更多；另一方面，隨著各種不同終端的流行，需求的增加，制程工藝的演進，芯片面對的設計、驗證和仿真問題，也是前所未見的。

EDA工具面臨的機遇與挑戰(zhàn)

“以模擬電路的仿真為例，在過去幾十年的發(fā)展中，SoC中模擬部分的重要性日益提升，但EDA廠商在相應的仿真上面的提升不夠明顯，明顯落后于邏輯器件，這就給他們現(xiàn)在的設計帶來了明顯的影響”，夏禹舉例說。

她同時指出，現(xiàn)在的摩爾定律已經(jīng)不再能滿足ICT的需求了，業(yè)界需要往“More than Moore”方向探索。在她看來，只有往這個路線走，才能達成5000億晶體管、超高帶寬和600W以上功耗的芯片的設計目的。

More than Moore是產(chǎn)業(yè)界對集成電路未來發(fā)展提出的三大解決方案之一（另外兩者是More Moore和Beyond CMOS），主要做的是發(fā)展在之前摩爾定律演進過程中所謂開發(fā)的部分，也就是給通過探索晶體管微縮之外的芯片性能提升、改進封裝技術提高集成度和拓展新功能來讓芯片性能繼續(xù)往下提升。但這些芯片的設計，毫無疑問會給相關供應商帶來新的課題。

除此之外，越來越多的系統(tǒng)廠商開始涉足芯片設計，也給產(chǎn)業(yè)鏈帶來更多的機會與挑戰(zhàn)。

廠商的應對之法

對于現(xiàn)在的集成電路新形勢，產(chǎn)業(yè)鏈的不同公司有不同的觀點，也有不同的努力方向。例如無論是芯片設計、新材料、封裝和架構，都有不少的公司投入其中。從EDA這個領域來看，Cadence也正在一步步轉變，迎接即將到來的新時代。而這其實也是他們過去幾年一直在做的事情。

按照陳立武介紹，Cadence在過去幾年一直把自己稱之為一個系統(tǒng)設計公司，這是他們因應現(xiàn)現(xiàn)在芯片設計系統(tǒng)化的趨勢。他表示，Cadence不僅僅是做EDA平臺，他們想做的是一個SDE（系統(tǒng)設計實現(xiàn)）平臺，當中除了IP和安全等芯片相關的東西，封裝和系統(tǒng)集成等方面也是他們需要重點考慮的。這是他們看到系統(tǒng)公司對半導體和系統(tǒng)配合的需求而做出的決定。他表示，過去那么多年來，Cadence無論是開發(fā)技術，或者是收購公司，都是基于客戶的需求而做出的決定，這也是他們在過去多年一直經(jīng)營Cadence的一個邏輯。

針對不同的方向，Cadence也有不同的應對之法。陳立武表示，在AI方面，Cadence在工具和IP方面，把性能做了提升；在5G，尤其是RF方面，他們也針對這些設計挑戰(zhàn)做了產(chǎn)品的改良。談到上面華為夏禹提到的模擬仿真問題，Cadence公司全球副總裁石豐瑜表示，模擬在很多人看來，很像一門藝術，雖然很多方面推進很困難，但還是EDA廠商在上面還是取得了不錯的進步。

“譬如在模擬仿真方面，大家都知道現(xiàn)在的SPICE很準，但是不夠快。因此就需要Fast SPICE，但是快又帶來了不準的問題，這就需要開發(fā)者去平衡快和準的問題，為此我們籠絡了一大批模擬仿真方面的世界級高手，比如我們公司總裁Anirudh Devgan，他自己本身就是世界級的模擬仿真高手，我們一起去搭建針對不同場景的方案去解決其面對的問題”，石豐瑜說。

經(jīng)過多年的發(fā)展，Cadence在IC設計、PCB設計和系統(tǒng)設計方面都推出了不少的產(chǎn)品，為相關的設計者提供了更快捷方便的解決辦法。在針對芯片設計方面，他們在過去幾年推出了全新的下一代工具，大幅提高生產(chǎn)力并加速設計進程，可幫助數(shù)字芯片設計工程師加快實現(xiàn)從前端設計到最終硅產(chǎn)品簽核收斂的整個設計周期。

面向未來的集成電路，他們還做出了EDA上云端的商業(yè)模式和方案，并加入美國DARPA推動的“電子復興計劃”，加速電子設計的創(chuàng)新。

陳立武告訴記者，EDA上云端，不但可以解決芯片創(chuàng)業(yè)者的獲取EDA工具成本的問題，也能解決某些芯片大企業(yè)臨時使用某些工具的問題。同時還可以利用云端龐大的運算能力，解決仿真耗時的問題，這是一個雙贏的決定。這個方案目前已獲得了20多個客戶的認可。

至于電子復興計劃，則是美國為DARPA為了解決迫在眉睫的工程設計和經(jīng)濟成本提出的計劃，Cadence參與的是其六個新項目之一的IEDA項目。Cadence方面表示，其創(chuàng)建的MAGESTIC項目將賦予設計過程更高水平的自主權，開發(fā)真正由設計意圖驅動的產(chǎn)品，為系統(tǒng)設計實現(xiàn)奠定基礎。其中先進的機器學習算法、7nm以下芯片設計的支持、布線和設備自動化等都是這個項目的關注點。

陳立武表示，正是因為海思這些客戶對高性能產(chǎn)品的追求，才推動了Cadence公司和產(chǎn)品發(fā)展到現(xiàn)在這一步，這也是我們動力的源泉，我們也會持之以恒的接受他們的挑戰(zhàn)，改良我們的產(chǎn)品。我希望更多的大學生能夠進入到EDA這個產(chǎn)業(yè)，跟我們一起推動行業(yè)的創(chuàng)新。陳立武補充說。

現(xiàn)在，Cadence已經(jīng)和TSMC等廠商一起將工藝制程推到了7nm，在5nm上面也有了推進。甚至在3nm方面，他們也和比利時的IMEC實現(xiàn)了業(yè)界首款3nm測試芯片的成功流片。在這些廠商的努力下，我們對集成電路的未來依然充滿著信心。