小存儲(chǔ)單元尺寸 （Cell Size）、高性能 （Performance） 以及低功耗 （Power Consumption） 一直是存儲(chǔ)器業(yè)者持續(xù)追求的目標(biāo)。然而，14nm 以下，半導(dǎo)體工藝遷移到 Fin-FET （Fin Field-Effect Transistor，鰭式場(chǎng)效應(yīng)晶體管），一種新的晶體管結(jié)構(gòu)，這技術(shù)無法直接套用在既有的ㄧ些嵌入式存儲(chǔ)元件上。再者，為因應(yīng)未來人工智能 （AI） 及邊緣計(jì)算 （Edge Computing） 等等高計(jì)算能力的需求，既有高容量存儲(chǔ)器，如 DRAM、NAND 閃存的高耗電及速度問題已無法跟上需求的腳步。

因此，半導(dǎo)體產(chǎn)業(yè)正處于轉(zhuǎn)折點(diǎn)。微控制器 （MCUs） 和 ASICs 中的嵌入式存儲(chǔ)器，以及，從手持移動(dòng)裝置到超級(jí)計(jì)算機(jī)等所有應(yīng)用的離散存儲(chǔ)器芯片都在考慮更換。這些替換將有助于系統(tǒng)設(shè)計(jì)人員降低功耗，從而延長(zhǎng)手持移動(dòng)裝置電池壽命或降低數(shù)據(jù)中心系統(tǒng)冷卻要求，也能提高系統(tǒng)性能，符合未來這些高運(yùn)算能力系統(tǒng)的需求。在某些情況下，通過使用更先進(jìn)的工藝技術(shù)或系統(tǒng)設(shè)計(jì)，替換傳統(tǒng)的存儲(chǔ)器類型還能降低系統(tǒng)成本。

盡管ㄧ些新存儲(chǔ)器技術(shù)已經(jīng)研發(fā)出來，但在這競(jìng)爭(zhēng)激烈的市場(chǎng)，只有極少數(shù)能夠成功。 圖1是ㄧ些新存儲(chǔ)器技術(shù)的列表。然而，無論哪一個(gè)技術(shù)勝出，這些新型非易失性技術(shù)系統(tǒng)的功耗肯定會(huì)低于現(xiàn)有的嵌入式 NOR 閃存和 SRAM，或是，離散 的 DRAM 和 NAND 閃存的系統(tǒng)。

嵌入式存儲(chǔ)器 （Embedded Memory） 的問題

這里面包含二個(gè)問題，嵌入式存儲(chǔ)器的尺寸以及功耗。

先進(jìn)的邏輯工藝已超越 14nm，遷移到 Fin-FET 結(jié)構(gòu)，過去十年或更長(zhǎng)時(shí)間內(nèi)用作片上存儲(chǔ)的嵌入式 NOR 閃存已失去跟上這些過程的能力收縮。這個(gè)問題被稱為閃存的 ”縮放限制”- 無論芯片上其余的 CMOS 能夠縮小多少，閃存都無法跟上步伐。必須要有新的嵌入式存儲(chǔ)器技術(shù)能搭配這些先進(jìn)工藝制造的 ASIC 和 MCU。

嵌入式 NOR 閃存并不是唯一受到工藝演進(jìn)影響的。嵌入式 SRAM 也面臨著相似的問題。隨著工藝縮小到幾十納米或更小，SRAM 存儲(chǔ)單元 （Memory Cell） 的大小無法跟上。與 NOR 閃存不同，SRAM 的問題在于其存儲(chǔ)單元的尺寸不會(huì)與工藝成比例地縮小。當(dāng)工藝縮小 50％ 時(shí)，它可能僅縮小 25％。

這限縮了嵌入式 NOR 和嵌入式 SRAM 的發(fā)展，我們需要新存儲(chǔ)單元技術(shù)能繼續(xù)與流程成比例地縮小。幸運(yùn)的是，這些技術(shù)已經(jīng)存在，并且已經(jīng)開發(fā)很多年了。

另一個(gè)問題為轉(zhuǎn)向新的存儲(chǔ)器技術(shù)提供了強(qiáng)有力的論據(jù)，那就是存儲(chǔ)器消耗太多電力。物聯(lián)網(wǎng) （IoT） 和移動(dòng)裝置使用電池電力運(yùn)行，其存儲(chǔ)器必須謹(jǐn)慎選擇，因?yàn)樗鼈兿拇蟛糠值碾姵仉娏Γ档碗姵厥褂脮r(shí)間，而新的嵌入式存儲(chǔ)器技術(shù)可以降低功耗，因應(yīng)這方面的需求。

下一代移動(dòng)架構(gòu)將為人工智能及邊緣計(jì)算導(dǎo)入更高的計(jì)算能力需求，同時(shí)要求更低的功耗以滿足消費(fèi)者的期望以及在嚴(yán)峻的市場(chǎng)競(jìng)爭(zhēng)中獲勝。當(dāng)然這些必須以低成本實(shí)現(xiàn)，而這就是現(xiàn)有存儲(chǔ)器技術(shù)的挑戰(zhàn)。當(dāng)今大多數(shù)電池供電的移動(dòng)裝置和其他各種應(yīng)用使用的 MCU 均采用 CMOS 工藝制造，CMOS 工藝支持兩種存儲(chǔ)器技術(shù)：NOR 閃存和 SRAM。雖然這些技術(shù)在 CMOS 邏輯工藝中很容易嵌入，但它們消耗的功率通常超過預(yù)期。

當(dāng)需要更大的存儲(chǔ)器時(shí)，設(shè)計(jì)人員通常會(huì)添加外部存儲(chǔ)器芯片，如 SPI （Serial Peripheral interface） NOR 閃存、NAND 閃存、DRAM 或這些存儲(chǔ)器的組合。然而這些外部存儲(chǔ)器對(duì)功耗的影響更大。

以上二個(gè)現(xiàn)有存儲(chǔ)器的問題迫使設(shè)計(jì)人員開始評(píng)估新型的存儲(chǔ)器技術(shù)，試圖徹底解決這些問題。

大系統(tǒng)中的功率問題

在物聯(lián)網(wǎng)的另一端，在云端 （Cloud），數(shù)據(jù)中心服務(wù)器 （Server） 的存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)架構(gòu)也非常重要，因?yàn)楣耐ǔＪ菙?shù)據(jù)中心成本最高的元素之一，尤其是納入冷卻系統(tǒng)時(shí)。

DRAM 和 NAND 閃存是當(dāng)今用于計(jì)算系統(tǒng)，從智能手機(jī)到數(shù)據(jù)處理設(shè)備，的主流存儲(chǔ)技術(shù)。然而對(duì)計(jì)算系統(tǒng)設(shè)計(jì)而言，這兩種存儲(chǔ)器類型都無法單獨(dú)存在，因?yàn)?，雖然 DRAM 支持快速讀取和寫入，但 DRAM 存儲(chǔ)單元之電容的電荷在幾毫秒 （ms） 內(nèi)就會(huì)衰減消失，所以需要不斷進(jìn)行刷新 （Refresh），而刷新會(huì)消耗大量功率。即使系統(tǒng)是閑置的，DRAM 也需不斷地使用電源進(jìn)行刷新。

8Gb DRAM 芯片消耗的大約 20％ 的功率用于刷新，在芯片總功耗 140 毫瓦中占了 25 毫瓦。如果斷電，DRAM 的內(nèi)容就會(huì)消失 （易失性存儲(chǔ)器） - 即使復(fù)電也不會(huì)回復(fù)，因此 DRAM 不適合作為啟動(dòng)、應(yīng)用程序、操作系統(tǒng)等等代碼 （Code） 存儲(chǔ)使用，系統(tǒng)須搭配其他非易失性存儲(chǔ)器來執(zhí)行代碼存儲(chǔ)功能。

另外，由于其多路 （Multiplexed） 尋址技術(shù)，DRAM 也相對(duì)較慢。DRAM 行地址選擇 （RAS） 和列行地址選擇 （CAS） 讓隨機(jī)讀取需花費(fèi) 25 到 300 奈秒 （ns） 的時(shí)間，而這個(gè)延長(zhǎng)的時(shí)間導(dǎo)致更高的總能量消耗。

閃存 （Flash Memory） 存儲(chǔ)的數(shù)據(jù)不會(huì)衰減，斷電后可以保持其內(nèi)容多年，但 NOR 閃存比 DRAM 貴很多，而 NAND 閃存是順序讀取而且無法存取至特定的字節(jié)。這與計(jì)算機(jī)運(yùn)算隨機(jī)尋址讀取的需求并不匹配。 所以 NAND 閃存必須與 DRAM 配對(duì)才能用于代碼存儲(chǔ)使用。

與 DRAM一樣，NAND 閃存也具有ㄧ些特性導(dǎo)致其消耗的功率超出預(yù)期。首先，它需要使用片上 （On-Chip） 電荷泵產(chǎn)生高內(nèi)部電壓。其次 NAND 閃存的寫入速度也很慢。最麻煩的是，NAND 閃存在寫入時(shí)不能直接覆蓋舊數(shù)據(jù)，在將新數(shù)據(jù)寫入閃存之前須先擦除 （Erase） 原有存儲(chǔ)的數(shù)據(jù)，并且必須一次寫入整個(gè)頁面 （Page，通常為 8，096 字節(jié)），無法只寫入單一特定的字節(jié)。

閃存技術(shù)不使用相同的機(jī)制來編程或擦除內(nèi)容，您不能只擦除單ㄧ位 （bit）、字節(jié) （byte） 或頁面，而是必須整塊 （Block） ㄧ起，ㄧ個(gè)塊通常包含數(shù)十萬個(gè)頁面。頁面寫入是一個(gè)緩慢且耗能的過程，通常需要 300 微秒 （μs） 時(shí)間并消耗 80 微焦耳 （與讀取時(shí)的 2 微焦耳相比） 能量。塊擦除 （需要前面提到的高內(nèi)部電壓） 所需時(shí)間更長(zhǎng)，通常為 2 毫秒 （ms），消耗 150 微焦耳能量。雖然有這些大缺點(diǎn)，然而 NAND 閃存系統(tǒng)非常便宜，因此設(shè)計(jì)人員愿意犧牲這些 NAND 復(fù)雜的寫入過程和高耗能代價(jià)來換取其低成本。

大多數(shù)智能手機(jī)和計(jì)算系統(tǒng)都混合使用 DRAM 和 NAND 閃存來滿足其存儲(chǔ)器和存儲(chǔ)需求。在智能手機(jī)中，當(dāng)手機(jī)處在開機(jī)狀態(tài)時(shí)，DRAM 保存程序的副本以便執(zhí)行，而 NAND 則在電源電源關(guān)閉時(shí)存儲(chǔ)保存程序、照片、視頻、音樂和其他對(duì)速度不敏感的數(shù)據(jù)。計(jì)算系統(tǒng)服務(wù)器將程序和數(shù)據(jù)存儲(chǔ)在其 DRAM 主存儲(chǔ)器中 （服務(wù)器不會(huì)關(guān)閉電源，除非停電），另外配置使用 NAND 閃存的 SSD 固態(tài)硬盤 （Solid State Drive） 進(jìn)行長(zhǎng)期和備份存儲(chǔ)。

較小的系統(tǒng)可能使用 NOR 閃存代替 NAND 閃存，使用 SRAM 代替 DRAM，但前提是它們的存儲(chǔ)器需求必需非常的小。NOR 閃存每個(gè)字節(jié)的成本比 NAND 閃存高出一個(gè)或兩個(gè)數(shù)量級(jí)，而 SRAM 的成本比 DRAM 的成本高出幾個(gè)數(shù)量級(jí)。

為何新型存儲(chǔ)器能解決問題

前面提到各個(gè)因素造成現(xiàn)今使用之存儲(chǔ)器的功耗問題，在許多目前正在開發(fā)的新型存儲(chǔ)器技術(shù)中并不存在。此外，這些新型的存儲(chǔ)器都是非易失性的，所以不需要刷新它們。與 DRAM 相比，這可以自動(dòng)降低 20％ 的功耗。由于它們都可以在不擦除的情況下覆蓋舊數(shù)據(jù)，因此可以節(jié)省閃存所需的高擦除能耗，以及慢擦除周期引起的延遲 （該屬性稱為原位編程 （In-Situ Programming））。與閃存相比，這些新技術(shù)的寫入過程能量要求非常低，減少或消除了對(duì)低效電荷泵的需求。最后，所有這些新技術(shù)都提供隨機(jī)數(shù)據(jù)訪問，減少了保留兩個(gè)副本 — 一個(gè)在閃存，一個(gè)在 DRAM — 的需求。

不用說，無論何時(shí)使用任何新型的存儲(chǔ)器技術(shù)來取代當(dāng)今的傳統(tǒng) DRAM + NAND 閃存架構(gòu)，所有這些屬性都將帶來顯著的的功率節(jié)省以及性能提升。

一些新的存儲(chǔ)器類型

我們將介紹的新型存儲(chǔ)器類型包含下列幾種。

大多數(shù)新型存儲(chǔ)器技術(shù)擁有下列屬性：

所有這些都是非易失性或持久性的，對(duì)比于需要定期刷新、高耗電量需求的 DRAM 具有明顯的優(yōu)勢(shì)。

它們都不需要閃存所需的高電荷泵擦除/寫入電壓。

它們都沒有使用閃存 （NAND 和 NOR） 所需的笨拙的塊擦除/頁寫入方法，從而大大降低了寫入耗電需求，同時(shí)提高了寫入速度。

其中一些可以通過工藝來縮小尺寸進(jìn)而降低成本，超越了當(dāng)今根深蒂固的存儲(chǔ)器技術(shù)：DRAM 和閃存。

選擇器裝置 （Selector）

許多這些存儲(chǔ)器類型之間的一個(gè)重要差別是它們是如何被尋址的，這是通過位選擇器 （Bit Selector） 進(jìn)行的。有些選擇器元件是晶體管 （Transistor），這會(huì)限縮存儲(chǔ)器單元尺寸的微小程度。其他的使用二極管 （Diode） 或其他雙端選擇器元件，這能縮小存儲(chǔ)器單元的大小，并有助于將存儲(chǔ)器位堆疊成 3D 陣列。選擇器類型影響這些存儲(chǔ)器的成本，并且可能是生產(chǎn)這些元件的困難度的原因之ㄧ。

雙端選擇器單元可以獲得理想的4f2單元面積，“f” 的是芯片制造工藝的最小特征尺寸 （Feature Size），4f2 單元是兩倍最小特征尺寸的平方 （4f2 = 2f x 2f）。在 14nm 工藝上 （f =14nm），該數(shù)字為 2 x 14nm x 2 x 14nm 或 4 x （14nm）2。 4f2 存儲(chǔ)單元單元面積是目前所有存儲(chǔ)器可以制造的最小單元面積。基于晶體管的存儲(chǔ)單元通常為 8f2，但在某些情況下，可縮小至 6f2。

使用雙端選擇器的存儲(chǔ)單元具有另一個(gè)優(yōu)點(diǎn)，也就是它們可以堆疊以進(jìn)一步降低成本。而到目前為止，還沒有公司試圖堆疊使用晶體管選擇器的存儲(chǔ)單元。

雙端選擇器有兩種類型：簡(jiǎn)單二極管和雙向選擇器。在這兩者中，二極管更容易設(shè)計(jì)。

接下來我們就來介紹ㄧ些為解決這些問題所開發(fā)的新型存儲(chǔ)器類型。

相變存儲(chǔ)器 （PCM，Phase Change Memory）

相變存儲(chǔ)器 （Phase Change Memory），也有人稱之為 PRAM （Phase-change RAM），已經(jīng)研究了幾十年，Intel 聯(lián)合創(chuàng)始人 Gordon Moore 早在 1970 年就發(fā)表了一篇描述早期原型的論文。相變存儲(chǔ)器通過熱能的轉(zhuǎn)變，讓相變材料在低電阻結(jié)晶 （導(dǎo)電） 狀態(tài)與高電阻非結(jié)晶 （非導(dǎo)電） 狀態(tài)間轉(zhuǎn)換。也因?yàn)檫@理由，相變存儲(chǔ)器也被歸類在阻變存儲(chǔ)器 （RRAM） 分類內(nèi)。

圖片來源 ： Intel & Objective Analysis （Modified by Author）

PRAM 在執(zhí)行置位 （Set） 和復(fù)位 （Reset） 功能時(shí)，電流是在相同方向上移動(dòng)，因此可以使用簡(jiǎn)單二極管來做選擇器裝置，這使得 PRAM 更容易設(shè)計(jì)與生產(chǎn)，因?yàn)槎O管比雙向選擇器簡(jiǎn)單多了。由于存儲(chǔ)單元是構(gòu)建在 CMOS 邏輯電路之上并且設(shè)計(jì)可用于堆疊，因此二極管選擇器必須使用新材料，而不是將其構(gòu)建在底層 CMOS 中。這增加了晶圓生產(chǎn)的層數(shù)，相對(duì)地增加了芯片的成本。

Intel 和 Samsung 于 2006 年生產(chǎn)第一款商用 PCM 芯片。 Intel 芯片持續(xù)生產(chǎn)多年，而 Samsung 芯片在停產(chǎn)前只有安裝在的某ㄧ型號(hào) Samsung手機(jī)中不到一年。被寄予厚望，由 Intel 和 Micron 合作開發(fā)，名為 3D XPoint （XPoint 發(fā)音為 “Crosspoint”） 的存儲(chǔ)器，也是ㄧ種相變存儲(chǔ)器 （雖然 Intel 否認(rèn)它是 PRAM （或 RRAM），但逆向工程師 （Reverse Engineers） 分析其芯片后，都說它是）。 3D XPoint 旨在作為計(jì)算系統(tǒng)中 DRAM 與 NAND 閃存 SSD 之間的新增存儲(chǔ)器層。

鐵電存儲(chǔ)器 （FRAM或FeRAM，F(xiàn)erroelectric RAM）

鐵電存儲(chǔ)器，稱為 FRAM 或 FeRAM，在 1987 年左右就已推出，但直到 20 世紀(jì) 90 年代中期才開始商業(yè)化。雖然叫做鐵電存儲(chǔ)器，F(xiàn)RAM 并非使用鐵電材料。該名稱源于這樣的事實(shí)，即位存儲(chǔ)機(jī)制的行為類似于鐵磁存儲(chǔ)的行為，也就是滯后 （Hysteresis），滯后是磁記錄的基礎(chǔ)。FRAM 的電壓 - 電流關(guān)系具有可用于存儲(chǔ)位的特征滯后回路。正電流將在移位時(shí)使位單元處于具有正偏置的狀態(tài)，而負(fù)電流將該位單元的狀態(tài)改變?yōu)樨?fù)偏置。鐵電位單元使用晶體進(jìn)行存儲(chǔ)，中心有一個(gè)原子。該原子位于晶體的頂部或底部。位存儲(chǔ)是該原子位置的函數(shù)。

圖片來源 ： Objective Analysis （Modified by Author）

Ramtron 和 Symetrix 兩家公司主導(dǎo) FRAM 的開發(fā)，它們各自使用不同的材料，Ramtron 所使用的技術(shù)是基于一種稱為鉛鋯鈦 （PZT） 材料所形成的存儲(chǔ)器結(jié)晶體。PZT 在半導(dǎo)體工廠中並不受歡迎，因?yàn)殂U的高離子遷移特性會(huì)污染硅片。Symetrix 的專有材料雖然更復(fù)雜，卻也遭遇了類似的問題。因此，新的鐵電存儲(chǔ)器材料持續(xù)在研發(fā)中。

FRAM 一個(gè)不幸的事實(shí)是其讀取是破壞性的，每次讀取后必須通過后續(xù)寫入來抵消，以將該位的內(nèi)容恢復(fù)到其原始狀態(tài)。這不僅耗費(fèi)時(shí)間，而且還使讀取周期消耗的功率加倍，這對(duì)那些對(duì)功耗敏感的應(yīng)用是一個(gè)潛在問題。然而 FRAM 獨(dú)特的低寫入耗電是其賣點(diǎn)。

1990 年 Ramtron 的合作伙伴 Fujitsu 將嵌入式 FRAM 量產(chǎn)用于地鐵票價(jià)卡芯片。之所以選擇 FRAM 是因?yàn)槠洫?dú)特的低寫入能量，讓芯片得以經(jīng)由詢問無線電信號(hào)就可為數(shù)據(jù)讀寫提供電源，而無需任何其他電源。

目前的 FRAM 存儲(chǔ)單元是基于雙晶體管，雙電阻器單元 （2T2R），造成其尺寸至少是 DRAM 位單元的兩倍。 1T1R 存儲(chǔ)單元正在開發(fā)中，只有在開發(fā)完后，才能使 FRAM 成本接近 DRAM 的成本。

磁性存儲(chǔ)器 （MRAM，Magnetic RAM）

磁性 RAM 或 MRAM 是磁記錄技術(shù)的自然結(jié)果。事實(shí)上，MRAM 是最早期計(jì)算機(jī)的核心存儲(chǔ)器，它被 SRAM 取代，然后在 1970 年代再被 DRAM 所取代。

最原始的 MRAM 稱為 “Toggle MRAM” 或是 “SRAM 類型 MRAM”，它通過磁化和消磁位單元，強(qiáng)制它們進(jìn)入不同的狀態(tài)來讀取它們。這樣做所需的電流原本是可控制的，但到了大約 75nm 工藝節(jié)點(diǎn)，電流變得無法控制的高，因?yàn)殡娏鞅３植蛔?，但?dǎo)體隨工藝縮小，導(dǎo)致電流密度高到無法接受。因此研究人員開始嘗試新的方法，從 STT （Spin Torque Tunneling）開始，到 pSTT （Perpendicular Spin Torque Tunneling），現(xiàn)在大家所談?wù)摰?STT-MRAM 都是 pSTT-MRAM。MRAM 技術(shù)還有ㄧ種 SOT （旋轉(zhuǎn)軌道隧道），它采用三端式 MTJ 結(jié)構(gòu)，將讀取和寫入路徑分開，故比 STT-MRAM 具備更快的讀寫速度和更低的功耗，但目前仍處于研發(fā)階段。

所有這些元件都是使用隧道層 （Tunneling Layer） 的 “巨磁阻效應(yīng)” （Giant Magnetoresistive Effect） 來讀取位單元：當(dāng)該層兩側(cè)的磁性方向一致時(shí)，該層提供低電阻，因此電流大，但當(dāng)磁性方向相反時(shí)，電阻會(huì)變很高，導(dǎo)致電流流量中斷?；締卧枰龑踊蚋鄬拥亩褩韺?shí)現(xiàn)，兩個(gè)磁層 （Magnetic Layer） 和ㄧ個(gè)隧道層。

圖片來源 ： Avalanche Technology （Modified by Author）

STT MRAM有兩種，一種是尺寸較小但速度較慢的單晶體管 （1T） 單元，另一種是尺寸較大但速度較快的雙晶體管單元 （2T）。單晶體管 STT MRAM 每個(gè)單元需要一個(gè)晶體管和一個(gè)磁隧道結(jié) （MTJ，Magnetic Tunnel Junction），稱為 1T1R。它具有與 DRAM 相當(dāng)?shù)男酒叽?，但?200ns 的寫入周期相對(duì)較慢。為了更快的類似 SRAM 的寫入速度，設(shè)計(jì)人員使用具有兩個(gè)晶體管的單元，稱為 2T2R，以支持高速差分感測(cè)。然而，這會(huì)使得 MRAM 的芯片尺寸增加一倍以上，使其成本顯著增加。

由于嵌入式 SRAM 面積太大，嵌入式 NOR 閃存無法繼續(xù)跟隨工藝縮小，STT-MRAM 越來越受到矚目。 Everspin 跟 Global Foundries 結(jié)盟，UMC 和 Avalanche Technology 結(jié)盟，推廣 STT-MRAM。它們跟 Samsung、TSMC 均已推出 2x nm 嵌入式 STT-MRAM，用以取代嵌入式 NOR 閃存。

IBM 剛發(fā)表的 19 TB SSD 則使用 Everspin 的 STT-MARM 取代 DRAM 來做為 SSD 的寫入高速緩存 （Write Cache），主要是著眼于其非易失性的特性。因?yàn)?DRAM 是易失性的。因此需仰賴超級(jí)電容 （Supercaps） 在斷電時(shí)來供應(yīng)電能，使用 MRAM 可以免除這些笨重的超級(jí)電容器，這為 STT-MRAM 的應(yīng)用又跨出ㄧ步。

STT-MRAM 被看好可以非常容易地?cái)U(kuò)展到 10nm 以下， 其可擴(kuò)展性使 STT-MRAM 可能在未來幾年成為低密度和中密度應(yīng)用之 DRAM 和閃存的替代方案。

阻變存儲(chǔ)器 （RRAM或ReRAM，Resistive RAM）

阻變存儲(chǔ)器，稱為 ReRAM 或 RRAM，包括許多不同的技術(shù)類別，其中包括氧空缺存儲(chǔ)器 （Oxygen Vacancy Memories）、導(dǎo)電橋存儲(chǔ)器 （Conductive Bridge Memories）、金屬離子存儲(chǔ)器 （Metal Ion Memories）、憶阻器 （Memristors）、以及，納米碳管 （Carbon Nano-tubes），有些人甚至認(rèn)為相變存儲(chǔ)器也應(yīng)該包括在這一類中。所有這些技術(shù)的共同之處在于存儲(chǔ)器機(jī)制是由電阻器組成，依該電阻器處于高電阻或低電阻狀態(tài)以表示 “1” 或 “0”。電流流過電阻器讀取它，并使用更高的電流來覆蓋它。其中，氧空缺 ReRAM 也被稱為基于氧化物的 ReRAM （Oxide-based ReRAM），簡(jiǎn)稱 OxRAM。

ReRAM 都承諾簡(jiǎn)化和縮小存儲(chǔ)器單元，因?yàn)樗鼈儾灰欢ㄊ褂镁w管作為選擇器，而是使用在位單元上方或下方構(gòu)建的雙端選擇器。這不僅應(yīng)該將存儲(chǔ)單元低降到其理論最小尺寸 4f2，而且還允許存儲(chǔ)單元垂直堆疊，大大增加芯片密度，并可降低成本。

目前可用于生產(chǎn)的 ReRAM 有 Crossbar 的 40nm ReRAM、Adesto 的 130nm CBRAM 和 Panasonic 的 130nm TaOx ReRAM。Crossbar 和 Panasonic 的工藝已經(jīng)可以嵌入半導(dǎo)體代工廠 CMOS 邏輯工藝中，而 Adesto 目前是作為離散芯片生產(chǎn)的。

Crossbar 的 ReRAM 中在兩個(gè)電極間夾著一種金屬氧化物材料，未編程的單元其納米導(dǎo)電金屬細(xì)絲 （小于 5 納米寬的納米導(dǎo)電金屬細(xì)絲是由離子原子組成） 沒有形成，所以不會(huì)傳導(dǎo)電流。通過在正確方向上傳遞更高的電流，納米導(dǎo)電金屬細(xì)絲會(huì)形成，金屬細(xì)絲幾乎，但不完全，橋接兩個(gè)電極。當(dāng)一個(gè)小的讀取電流以相同的方向通過單元時(shí)， 最后的間隙會(huì)被橋接，此時(shí)該位單元變?yōu)橥耆珜?dǎo)通。一個(gè)小的反向讀取電流會(huì)造成間隙無法密合，較大的反向電流則完全清除導(dǎo)電路徑。Crossbar 目前與中芯合作生產(chǎn)其 40nm ReRAM，并且已經(jīng)開始開發(fā) 1x nm 嵌入式設(shè)計(jì)。

圖片來源 ： Objective Analysis （Modified by Author）

Crossbar 的 ReRAM 單元是 “自我選擇” 的，因?yàn)檫x擇器本身就是單元的一部分，這使得單元像二極管ㄧ樣運(yùn)作，因此不需要選擇器元件。這大大地簡(jiǎn)化了生產(chǎn)過程，因?yàn)閱卧怯蓡唯鐐€(gè)組合的 選擇器元件 + 位單元 所組成，而其他 Re-RAM 技術(shù)需要與位單元分開的選擇器元件。這是 Crossbar ReRAM 的最大優(yōu)勢(shì)。

Adesto 的 CBRAM （導(dǎo)電橋 RAM） 也是通過構(gòu)建和摧毀導(dǎo)電細(xì)絲來創(chuàng)造電阻狀態(tài)。但是不同之處在于，CBRAM 是將銅或銀金屬注入到硅中，從而在兩個(gè)電極之間的硫?qū)倩?玻璃絕緣體上形成導(dǎo)電橋，這個(gè)導(dǎo)電橋只有幾個(gè)原子寬。正電流將銀離子從單元的陽極移動(dòng)到玻璃絕緣體中，形成導(dǎo)電通路。反向電流將這些銀離子移回陽極，使導(dǎo)電橋斷開并切斷電流路徑。

圖片來源 ： Adesto Technologies （Modified by Author）

Panasonic 將基于氧空缺的 ReRAM 集成到其 130 nm MCU 產(chǎn)品線中，并于 2017 年宣布與代工 UMC 合作，共同開發(fā) 40 nm工藝。

以上這些存儲(chǔ)器是使用高電壓將原子移入或移出位單元之玻璃絕緣體以形成或移除導(dǎo)電路徑。另一個(gè)氧空缺 ReRAM 技術(shù)由 HP 開發(fā)，稱為憶阻器 （Memristor）。盡管該公司證明這是 一次革命性的改變，不同于之前的任何技術(shù)，但仔細(xì)檢查發(fā)現(xiàn)它只是氧空缺存儲(chǔ)器的另一個(gè)名稱而已。HP 之前的研究已經(jīng)生產(chǎn)出四晶體管單元 （4T2R） 和一個(gè)晶體管單元 （1T1R），但該公司最近沒有公布任何新消息。

另一種有趣的 ReRAM 類型是碳納米管 （CNT，Carbon Nanotubes） 存儲(chǔ)器。該存儲(chǔ)器在硅襯底 （Silicon Substrate） 中使用碳納米管的沉積膜 （或纖維） 來存儲(chǔ)位。當(dāng)電流在一個(gè)方向流過單元時(shí)，這些 納米管壓縮成高導(dǎo)電狀態(tài)。當(dāng)電流反轉(zhuǎn)時(shí)，納米管膨脹使得導(dǎo)電性降低。當(dāng)電流移除后，編程的位單元保持在它們的壓縮狀態(tài)。Nantero 主導(dǎo)碳納米管存儲(chǔ)器的開發(fā)，因此該存儲(chǔ)器也被稱為 NRAM，并已授權(quán)給富士通作為 FRAM 的可能繼承者，但 NRAM 尚未有樣品問世。

圖片來源 ： Nantero

新型存儲(chǔ)器技術(shù)的比較

表 1 比較了本白皮書中審查的元件。

也許這比較中最重要的因素是單元大小，因?yàn)檫@決定了成本。成本在存儲(chǔ)器技術(shù)選擇過程中非常重要 - 比較昂貴的技術(shù)通常被低成本的技術(shù)所取代，即使這種變化需要大量的解決方案。

選擇器類型

使用晶體管作為選擇器機(jī)制 （表中表示為 1T1R 或 2T2R） 的技術(shù)，會(huì)比使用雙端選擇器 （“1S1R” 中的 “S”） 或二極管 （1D1R） 的技術(shù)，具有較大的位單元尺寸 .Crossbar欄位中的 1TnR 指的是該公司的單元具有內(nèi)置選擇器元件，其行為類似于內(nèi)部二極管。每個(gè)個(gè)單元組都需要一個(gè)晶體管，但這只會(huì)增加很小比例的單元有效尺寸。

選擇器的創(chuàng)建會(huì)增加晶圓加工的復(fù)雜性，而復(fù)雜性會(huì)增加晶圓加工的成本。但是其影響并不是最大的，單元尺寸大小對(duì)存儲(chǔ)器的成本具有更深遠(yuǎn)的影響，8f2 單元消耗的面積 是 4f2 單元的兩倍，F(xiàn)RAM 的 30f2 單元消耗的面積是任何 4f2 技術(shù)的 7.5 倍。

單元大小不僅決定了存儲(chǔ)器的成本，還限制了在給定區(qū)域內(nèi)可以產(chǎn)生的最大存儲(chǔ)器容量。許多嵌入式設(shè)計(jì)具有有限的芯片面積可用于片上存儲(chǔ)器。那些具有最小單元尺寸的存儲(chǔ)器在給定的空間量?jī)?nèi)支持最大的存儲(chǔ)密度。

永久性 （Persistence）

與現(xiàn)有技術(shù)相比，所有這些技術(shù)都是非易失性的，是 DRAM 所沒有的重大優(yōu)勢(shì)，并且它們都支持原位編程 （In-Situ Programming），這使得它們比 NAND 或 NOR 閃存的編寫速度快得多。

可擴(kuò)展性 （Scalability）

另一個(gè)重要的考慮因素是該技術(shù)的可擴(kuò)展性。某些新型的存儲(chǔ)器技術(shù)，特別是 FRAM 和 PCM，已經(jīng)面臨挑戰(zhàn)。但 FRAM 還沒有成功地在 90nm 以下成功縮放，PCM的 “on” 電阻會(huì)隨著單元尺寸的縮小而增加，使得該技術(shù)在工藝縮小時(shí)面臨不少雜音，雖然 PCM 研究人員在十年前成功就已開發(fā)出 5nm 的單元。

氧空缺 ReRAM 據(jù)稱在縮放到 10nm 以下時(shí)會(huì)遇到問題。Adesto的導(dǎo)電橋技術(shù)和Crossbar 的納米導(dǎo)電金屬細(xì)絲技術(shù)預(yù)計(jì)可以做到10nm以下。

工藝復(fù)雜性

PCM （Intel 的 3D XPoint 存儲(chǔ)器） 和 Crossbar 的導(dǎo)電金屬細(xì)絲存儲(chǔ)器在這方面具有優(yōu)勢(shì)，因?yàn)?它們的選擇器元件比其他技術(shù)更簡(jiǎn)單。Crossbar 的選擇器包含在位單元內(nèi)，而 PCM 在同一方向上使用電流進(jìn)行置位，復(fù)位和讀取操作，因此它只需要一個(gè)簡(jiǎn)單的二極管 （二極管）。在這兩個(gè)中，Crossbar 單元的工藝更簡(jiǎn)單，由于沒有選擇器元件，它所需的沉積層更少。

缺點(diǎn)

所有這些新型存儲(chǔ)器技術(shù)與當(dāng)今穩(wěn)固的存儲(chǔ)器技術(shù)相比，確實(shí)存在一些缺點(diǎn)：沒有ㄧ種速度可以像 SRAM 及 DRAM 那樣快。而且，在未來幾年之內(nèi)，沒有任何ㄧ種可以在成本上與 NAND 閃存競(jìng)爭(zhēng)，主要原因是來自經(jīng)濟(jì)規(guī)模。

在嵌入式應(yīng)用中，我們通常使用 NOR 閃存來存儲(chǔ)代碼和數(shù)據(jù)，但嵌入式 NOR 閃存無法跟上先進(jìn)工藝持續(xù)縮小單元尺寸，而這些新型技術(shù)提供了超越嵌入式 NOR 擴(kuò)展限制的方法。對(duì)于那些無法使用 NOR 閃存而必須使用替代技術(shù)的應(yīng)用，通常是依據(jù)添加到芯片的成本來選擇新技術(shù)。因此這些應(yīng)用將傾向于使用能提供最小單元尺寸，以及，晶圓加工成本增加最少的技術(shù)。

結(jié)論

因工藝的限制及功耗的考量，存儲(chǔ)器產(chǎn)業(yè)已進(jìn)入一個(gè)必須評(píng)估及發(fā)展替代技術(shù)的時(shí)代。幾十年來，研究人員一直在研究幾種新型存儲(chǔ)技術(shù)，這些技術(shù)爭(zhēng)相競(jìng)爭(zhēng)，希望成為一個(gè)可以取代嵌入式 NOR 閃存，甚至 DRAM，的新存儲(chǔ)器技術(shù)。

本文重點(diǎn)介紹了ㄧ些新型存儲(chǔ)器技術(shù)，并探討它們?cè)跀U(kuò)展到最先進(jìn)的工藝節(jié)點(diǎn)，以及，在可承受的制造成本下，保持引人注目的性能上所面臨的限制。存儲(chǔ)器公司和半導(dǎo)體代工廠正在密切合作，共同開發(fā)并將嵌入式存儲(chǔ)器擴(kuò)展到大規(guī)模生產(chǎn)。使用標(biāo)準(zhǔn) CMOS 材料和簡(jiǎn)單的制造加工步驟和工具，在競(jìng)爭(zhēng)激烈的市場(chǎng)中獲得成功的機(jī)會(huì)將會(huì)最大。

雖然本文提供了為什么某些技術(shù)比其他技術(shù)更具有獲得成功的原因，但最終采用者和存儲(chǔ)器IP 提供商與制造合作伙伴之間戰(zhàn)略協(xié)作的優(yōu)勢(shì)，將決定哪些技術(shù)將成為非易失性存儲(chǔ)器的新選擇。