不久前,Cadence公司舉辦的CDNLive 2019大會將智能系統(tǒng)設(shè)計 (Intelligent System Design)戰(zhàn)略設(shè)置為主題,智能系統(tǒng)設(shè)計的趨勢涉及到芯片相關(guān)的軟硬件設(shè)計,而要真正實現(xiàn)從芯片到系統(tǒng)的復(fù)雜設(shè)計和落地,EDA工具是基礎(chǔ),其中,面臨很大挑戰(zhàn)的是EM的3D仿真。
Cadence系統(tǒng)仿真事業(yè)部資深軟件工程總監(jiān)Jian Liu認(rèn)為,對于大規(guī)模系統(tǒng)而言,EM的3D仿真首要解決的挑戰(zhàn)是保證模型運算結(jié)果的精確度,此外還有仿真成本效益以及設(shè)計工具鏈資源的無縫對接。
“就芯片設(shè)計而言,制程工藝演進(jìn)到3D結(jié)構(gòu),物理距離的縮短會導(dǎo)致內(nèi)部的電場耦合越來越強(qiáng),這就需要真正的3D電子場來仿真,以避免電路之間的串?dāng)_。電子場仿真可以在信號傳播的時候既自身無損又不干擾別人?!盝ian Liu表示,“就系統(tǒng)設(shè)計而言,比如5G采用了微波,過去長波中可以忽略的小問題現(xiàn)在會放大產(chǎn)生很大的影響,另外高密度的天線耦合等,都需要很精確的3D電子仿真?!?/div>Cadence多物理系統(tǒng)分析事業(yè)部產(chǎn)品總監(jiān)Jerry Zhao表示,像汽車這類大規(guī)模的中心系統(tǒng),不僅僅是電子場,也是多物理部件的耦合,其復(fù)雜度大大增加,并且高速并行的大規(guī)模數(shù)據(jù)傳輸也帶來高頻串?dāng)_的問題。這些都需要高速的軟件工具來更精確地分析、模擬,然后優(yōu)化。一個典型的例子是112G SerDes的長距離信號傳輸。由于人工智能、機(jī)器學(xué)習(xí)和5G通信等應(yīng)用對數(shù)據(jù)中心的以太網(wǎng)端口帶寬提出了更高的要求,400G乃至800G以太網(wǎng)端口將成為主流,112G SerDes也將成為主流配置。去年底,Cadence曾發(fā)布長距離7nm 112G SerDes的IP,而目前FPGA中的頂配也都是112G SerDes。Jian Liu表示,要保證信號在112G速率上沒有誤差的長距離傳輸——即所謂黃金標(biāo)準(zhǔn)——系統(tǒng)設(shè)計需要真正的整體的3D分析,但目前的3D建模工具都無法保證模型運算結(jié)果的精確度。因為目前主要的EM仿真受限于速度和處理能力制,會簡化或?qū)⒔Y(jié)構(gòu)切分成更小的片段,以適應(yīng)本地運行的計算資源,這種為了提高仿真效率而人為對結(jié)構(gòu)進(jìn)行剪切的偽3D方法會帶來仿真精度降低的風(fēng)險。這實際上是一個成本效益的問題。硅基板、剛?cè)岚搴投郉ie堆疊的3D封裝的高度復(fù)雜結(jié)構(gòu)必須在3D環(huán)境精確建模,才能實現(xiàn)3D結(jié)構(gòu)設(shè)計的優(yōu)化和高速信號的穩(wěn)定傳輸。因此,互連結(jié)構(gòu)的優(yōu)化必須進(jìn)行數(shù)十次復(fù)雜結(jié)構(gòu)的場提取和仿真,而為了滿足這類工作負(fù)荷需求,傳統(tǒng)的EM仿真程序必須運行在大型、昂貴的高性能服務(wù)器上,成本較高。Cadence在今年4月份推出的Clarity 3D Solver解決了上述痛點。據(jù)Jian Liu介紹,作為Cadence系統(tǒng)分析戰(zhàn)略的首款產(chǎn)品,Clarity 3D Solver的EM仿真性能比傳統(tǒng)產(chǎn)品提高了10倍,提供了無限制的處理能力,改變了以往分析工具只能進(jìn)行點分析的瓶頸,實現(xiàn)了分析與構(gòu)建的集成,并且其仿真精度能夠夠達(dá)到黃金標(biāo)準(zhǔn)。“Clarity的創(chuàng)新在于真正的大規(guī)模并行計算 。通過分解難以解決的大規(guī)模復(fù)雜問題,降低算法復(fù)雜度——一個革命性的算法——同時無損,并通過容錯來保證可靠性?!盝ian Liu說,“Clarity采用獨特的分布式自適應(yīng)網(wǎng)格結(jié)構(gòu),內(nèi)存要求比傳統(tǒng)3D場求解器顯著降低,能夠充分利用成本效益更高的云計算和本地分布式計算,使得仿真任務(wù)支持調(diào)用數(shù)以百計的CPU進(jìn)行求解,而不再需要大型的、專用的、昂貴的服務(wù)器?!?/div>Clarity的這一特性為那些擁有桌面電腦、高性能計算或云計算資源的工程師提供了優(yōu)化計算資源預(yù)算的選擇,使得他們更容易地解決芯片、封裝、PCB、接插件和電纜設(shè)計等復(fù)雜的3D結(jié)構(gòu)設(shè)計中的EM挑戰(zhàn)。Jerry Zhao表示,除了接受CloudBurst云平臺——支持功能驗證、電路仿真、庫特性和驗收工具——的支持,作為Cadence產(chǎn)品家族的一員,Clarity不僅可以讀取所有標(biāo)準(zhǔn)芯片和IC封裝平臺的設(shè)計數(shù)據(jù),也可以更容易地對接Cadence其他工具的資源,包括與Virtuoso、Cadence SiP和Allergro實現(xiàn)平臺集成(在Allegro和Virtuoso環(huán)境下設(shè)計三維結(jié)構(gòu),在分析工具中優(yōu)化后導(dǎo)回設(shè)計工具中,而無需重新繪制。);與Cadence Sigrity 3DWorkbench同時使用,可以將電纜和接插件等機(jī)械結(jié)構(gòu)與系統(tǒng)設(shè)計結(jié)合,并將機(jī)電互連結(jié)構(gòu)建模為單一的整體模型。總的來看,Clarity 3D Solver體現(xiàn)了Cadence系統(tǒng)分析戰(zhàn)略的特質(zhì),也反映出在大規(guī)模系統(tǒng)設(shè)計中,EDA工具作為基礎(chǔ)設(shè)施所要解決的那些關(guān)鍵性問題的趨勢。值得留意的是,Cadence已經(jīng)成立了系統(tǒng)分析事業(yè)部,專門針對IC、封裝、PCB和全系統(tǒng)設(shè)計中的問題提供解決方案,這意味著該公司的服務(wù)正在從芯片走向系統(tǒng),這是一個更大的市場。聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
- Cadence
+關(guān)注關(guān)注
67文章
993瀏覽量
145609- eda
+關(guān)注關(guān)注
71文章
2998瀏覽量
180545- Clarity
+關(guān)注關(guān)注
0文章
4瀏覽量
9148發(fā)布評論請先 登錄
相關(guān)推薦熱點推薦開發(fā)無線通信系統(tǒng)所面臨的設(shè)計挑戰(zhàn)
的設(shè)計面臨多種挑戰(zhàn)。為了解決這些挑戰(zhàn),業(yè)界逐漸采用創(chuàng)新的技術(shù)解決方案,例如高效調(diào)變與編碼技術(shù)、動態(tài)頻譜管理、網(wǎng)狀網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)以及先進(jìn)的加密通信協(xié)議。此外,模塊化設(shè)計、可升級架構(gòu)與邊緣計算的結(jié)合,為TC Wafer晶圓測溫系統(tǒng)當(dāng)前面臨的技術(shù)挑戰(zhàn)與應(yīng)對方案
盡管TC Wafer晶圓系統(tǒng)已成為半導(dǎo)體溫度監(jiān)測的重要工具,但在實際應(yīng)用中仍面臨多項技術(shù)挑戰(zhàn)。同時,隨著半導(dǎo)體工藝不斷向更小節(jié)點演進(jìn),該系統(tǒng)![]()
華大九天物理驗證EDA工具Empyrean Argus助力芯片設(shè)計
在芯片設(shè)計的流片之路充滿挑戰(zhàn),物理驗證EDA工具無疑是這“最后一公里”關(guān)鍵且不可或缺的利器。它通過設(shè)計規(guī)則檢查、版圖與原理圖一致性驗證等關(guān)鍵流程,為IC設(shè)計契合制造需求提供堅實保障。作為簽核(Signoff)環(huán)節(jié)的關(guān)鍵防線,物理![]()
EDA是什么,有哪些方面
EDA(Electronic Design Automation,電子設(shè)計自動化)是一種基于計算機(jī)軟件的電子系統(tǒng)設(shè)計技術(shù),通過自動化工具和算法輔助完成電路設(shè)計、驗證、制造等全流程。以下是EDA發(fā)表于 06-23 07:59九霄智能國產(chǎn)EDA工具的突圍之路
近日,芯片行業(yè)因EDA工具「斷供」事件再次被推到了輿論的風(fēng)口浪尖。作為深耕數(shù)字EDA前端工具的從業(yè)者,我們親歷了行業(yè)從技術(shù)封鎖初期的焦慮,到如今全產(chǎn)業(yè)鏈協(xié)同破局的蛻變。本文不聚焦短期博![]()
各大廠商與新興企業(yè)推出的 EDA Copilot 工具
當(dāng)前EDA(電子設(shè)計自動化)領(lǐng)域正經(jīng)歷AI驅(qū)動的智能化轉(zhuǎn)型,各大廠商與新興企業(yè)推出的EDA Copilot工具通過自然語言交互、自動化設(shè)計優(yōu)化等技術(shù),顯著提升芯片設(shè)計效率。以下是基于最用一套Linux系統(tǒng),撐起整個芯片設(shè)計平臺?CFA團(tuán)隊教你如何搭好EDA智算平臺的技術(shù)底座
在半導(dǎo)體行業(yè),Linux 是我們再熟悉不過的操作系統(tǒng)。作為芯片研發(fā)者日常工作的主戰(zhàn)場,它承載著EDA工具、AI訓(xùn)練環(huán)境、腳本自動化流程的運轉(zhuǎn)。而隨著AI和EDA算力技術(shù)的迅猛發(fā)展,我們發(fā)表于 05-07 14:44智慧路燈的推廣面臨哪些挑戰(zhàn)?
引言 在智慧城市建設(shè)的宏偉藍(lán)圖中,叁仟智慧路燈的推廣面臨哪些挑戰(zhàn)?叁仟智慧路燈作為重要的基礎(chǔ)設(shè)施,承載著提升城市照明智能化水平、實現(xiàn)多功能集成服務(wù)的使命。然而,盡管叁仟智慧路燈前景廣闊,在推廣過程中西門子EDA工具如何助力行業(yè)克服技術(shù)挑戰(zhàn)
西門子EDA工具以其先進(jìn)的技術(shù)和解決方案,在全球半導(dǎo)體設(shè)計領(lǐng)域扮演著舉足輕重的角色。本文將從汽車IC、3D IC和EDA AI三個方向,深入探討西門子EDAEDA2俠客島難題挑戰(zhàn)·2025已正式開啟
,打通EDA工具難題挑戰(zhàn)、課題精研/學(xué)習(xí)、實驗平臺、領(lǐng)域交流論壇等多生態(tài)場景,與企業(yè)、高校等聯(lián)手共享廣闊資源。 2025賽題一覽 賽題1:面向PPA的混合尺寸布局算法 價值闡述: 混合發(fā)表于 03-05 21:30芯華章持續(xù)助力EDA精英挑戰(zhàn)賽
日前,2024中國研究生創(chuàng)“芯”大賽·EDA精英挑戰(zhàn)賽(以下簡稱EDA競賽)決賽在南京江北新區(qū)舉辦。今年EDA競賽首次升級為國賽,在全國超過500個參賽隊伍中,來自華南理工大學(xué)的"如何提升EDA設(shè)計效率
EDA設(shè)計效率的有效方法: 一、選擇合適的EDA工具 根據(jù)需求選擇工具 :不同的EDA工具適用于EDA在物聯(lián)網(wǎng)設(shè)計中的應(yīng)用
1. 引言 物聯(lián)網(wǎng)是指通過各種信息傳感設(shè)備與互聯(lián)網(wǎng)相結(jié)合,實現(xiàn)物與物、物與人、物與網(wǎng)絡(luò)的智能化交互。這種技術(shù)的應(yīng)用范圍廣泛,從智能家居、智能城市到工業(yè)自動化等各個領(lǐng)域。EDAAI如何助力EDA應(yīng)對挑戰(zhàn)
探究當(dāng)今產(chǎn)業(yè)背景和科技潮流中半導(dǎo)體產(chǎn)業(yè)所面臨的挑戰(zhàn)與變革時,不難發(fā)現(xiàn),一個至關(guān)重要的轉(zhuǎn)折點已經(jīng)發(fā)生——人工智能(AI)的崛起正以前所未有的力量,對電子設(shè)計自動化(EDA)乃至整個半導(dǎo)體![]()
評論