chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

智能系統(tǒng)設(shè)計(jì) EDA工具面臨新挑戰(zhàn)

堅(jiān)白 ? 來(lái)源:電子發(fā)燒友網(wǎng) ? 作者:陸楠,電子發(fā)燒友 ? 2019-09-03 13:32 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

不久前,Cadence公司舉辦的CDNLive 2019大會(huì)將智能系統(tǒng)設(shè)計(jì) (Intelligent System Design)戰(zhàn)略設(shè)置為主題,智能系統(tǒng)設(shè)計(jì)的趨勢(shì)涉及到芯片相關(guān)的軟硬件設(shè)計(jì),而要真正實(shí)現(xiàn)從芯片到系統(tǒng)的復(fù)雜設(shè)計(jì)和落地,EDA工具是基礎(chǔ),其中,面臨很大挑戰(zhàn)的是EM的3D仿真。
Cadence系統(tǒng)仿真事業(yè)部資深軟件工程總監(jiān)Jian Liu認(rèn)為,對(duì)于大規(guī)模系統(tǒng)而言,EM的3D仿真首要解決的挑戰(zhàn)是保證模型運(yùn)算結(jié)果的精確度,此外還有仿真成本效益以及設(shè)計(jì)工具鏈資源的無(wú)縫對(duì)接。
“就芯片設(shè)計(jì)而言,制程工藝演進(jìn)到3D結(jié)構(gòu),物理距離的縮短會(huì)導(dǎo)致內(nèi)部的電場(chǎng)耦合越來(lái)越強(qiáng),這就需要真正的3D電子場(chǎng)來(lái)仿真,以避免電路之間的串?dāng)_。電子場(chǎng)仿真可以在信號(hào)傳播的時(shí)候既自身無(wú)損又不干擾別人?!盝ian Liu表示,“就系統(tǒng)設(shè)計(jì)而言,比如5G采用了微波,過(guò)去長(zhǎng)波中可以忽略的小問(wèn)題現(xiàn)在會(huì)放大產(chǎn)生很大的影響,另外高密度的天線耦合等,都需要很精確的3D電子仿真?!?/div>
Cadence多物理系統(tǒng)分析事業(yè)部產(chǎn)品總監(jiān)Jerry Zhao表示,像汽車這類大規(guī)模的中心系統(tǒng),不僅僅是電子場(chǎng),也是多物理部件的耦合,其復(fù)雜度大大增加,并且高速并行的大規(guī)模數(shù)據(jù)傳輸也帶來(lái)高頻串?dāng)_的問(wèn)題。這些都需要高速的軟件工具來(lái)更精確地分析、模擬,然后優(yōu)化。
一個(gè)典型的例子是112G SerDes的長(zhǎng)距離信號(hào)傳輸。由于人工智能、機(jī)器學(xué)習(xí)和5G通信等應(yīng)用對(duì)數(shù)據(jù)中心的以太網(wǎng)端口帶寬提出了更高的要求,400G乃至800G以太網(wǎng)端口將成為主流,112G SerDes也將成為主流配置。去年底,Cadence曾發(fā)布長(zhǎng)距離7nm 112G SerDes的IP,而目前FPGA中的頂配也都是112G SerDes。
Jian Liu表示,要保證信號(hào)在112G速率上沒(méi)有誤差的長(zhǎng)距離傳輸——即所謂黃金標(biāo)準(zhǔn)——系統(tǒng)設(shè)計(jì)需要真正的整體的3D分析,但目前的3D建模工具都無(wú)法保證模型運(yùn)算結(jié)果的精確度。因?yàn)槟壳爸饕腅M仿真受限于速度和處理能力制,會(huì)簡(jiǎn)化或?qū)⒔Y(jié)構(gòu)切分成更小的片段,以適應(yīng)本地運(yùn)行的計(jì)算資源,這種為了提高仿真效率而人為對(duì)結(jié)構(gòu)進(jìn)行剪切的偽3D方法會(huì)帶來(lái)仿真精度降低的風(fēng)險(xiǎn)。
這實(shí)際上是一個(gè)成本效益的問(wèn)題。硅基板、剛?cè)岚搴投郉ie堆疊的3D封裝的高度復(fù)雜結(jié)構(gòu)必須在3D環(huán)境精確建模,才能實(shí)現(xiàn)3D結(jié)構(gòu)設(shè)計(jì)的優(yōu)化和高速信號(hào)的穩(wěn)定傳輸。因此,互連結(jié)構(gòu)的優(yōu)化必須進(jìn)行數(shù)十次復(fù)雜結(jié)構(gòu)的場(chǎng)提取和仿真,而為了滿足這類工作負(fù)荷需求,傳統(tǒng)的EM仿真程序必須運(yùn)行在大型、昂貴的高性能服務(wù)器上,成本較高。
Cadence在今年4月份推出的Clarity 3D Solver解決了上述痛點(diǎn)。據(jù)Jian Liu介紹,作為Cadence系統(tǒng)分析戰(zhàn)略的首款產(chǎn)品,Clarity 3D Solver的EM仿真性能比傳統(tǒng)產(chǎn)品提高了10倍,提供了無(wú)限制的處理能力,改變了以往分析工具只能進(jìn)行點(diǎn)分析的瓶頸,實(shí)現(xiàn)了分析與構(gòu)建的集成,并且其仿真精度能夠夠達(dá)到黃金標(biāo)準(zhǔn)。
“Clarity的創(chuàng)新在于真正的大規(guī)模并行計(jì)算 。通過(guò)分解難以解決的大規(guī)模復(fù)雜問(wèn)題,降低算法復(fù)雜度——一個(gè)革命性的算法——同時(shí)無(wú)損,并通過(guò)容錯(cuò)來(lái)保證可靠性?!盝ian Liu說(shuō),“Clarity采用獨(dú)特的分布式自適應(yīng)網(wǎng)格結(jié)構(gòu),內(nèi)存要求比傳統(tǒng)3D場(chǎng)求解器顯著降低,能夠充分利用成本效益更高的云計(jì)算和本地分布式計(jì)算,使得仿真任務(wù)支持調(diào)用數(shù)以百計(jì)的CPU進(jìn)行求解,而不再需要大型的、專用的、昂貴的服務(wù)器?!?/div>
Clarity的這一特性為那些擁有桌面電腦、高性能計(jì)算或云計(jì)算資源的工程師提供了優(yōu)化計(jì)算資源預(yù)算的選擇,使得他們更容易地解決芯片、封裝、PCB、接插件和電纜設(shè)計(jì)等復(fù)雜的3D結(jié)構(gòu)設(shè)計(jì)中的EM挑戰(zhàn)。Jerry Zhao表示,除了接受CloudBurst云平臺(tái)——支持功能驗(yàn)證、電路仿真、庫(kù)特性和驗(yàn)收工具——的支持,作為Cadence產(chǎn)品家族的一員,Clarity不僅可以讀取所有標(biāo)準(zhǔn)芯片和IC封裝平臺(tái)的設(shè)計(jì)數(shù)據(jù),也可以更容易地對(duì)接Cadence其他工具的資源,包括與Virtuoso、Cadence SiP和Allergro實(shí)現(xiàn)平臺(tái)集成(在Allegro和Virtuoso環(huán)境下設(shè)計(jì)三維結(jié)構(gòu),在分析工具中優(yōu)化后導(dǎo)回設(shè)計(jì)工具中,而無(wú)需重新繪制。);與Cadence Sigrity 3DWorkbench同時(shí)使用,可以將電纜和接插件等機(jī)械結(jié)構(gòu)與系統(tǒng)設(shè)計(jì)結(jié)合,并將機(jī)電互連結(jié)構(gòu)建模為單一的整體模型。
總的來(lái)看,Clarity 3D Solver體現(xiàn)了Cadence系統(tǒng)分析戰(zhàn)略的特質(zhì),也反映出在大規(guī)模系統(tǒng)設(shè)計(jì)中,EDA工具作為基礎(chǔ)設(shè)施所要解決的那些關(guān)鍵性問(wèn)題的趨勢(shì)。值得留意的是,Cadence已經(jīng)成立了系統(tǒng)分析事業(yè)部,專門針對(duì)IC、封裝、PCB和全系統(tǒng)設(shè)計(jì)中的問(wèn)題提供解決方案,這意味著該公司的服務(wù)正在從芯片走向系統(tǒng),這是一個(gè)更大的市場(chǎng)。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Cadence
    +關(guān)注

    關(guān)注

    68

    文章

    999

    瀏覽量

    146214
  • eda
    eda
    +關(guān)注

    關(guān)注

    72

    文章

    3054

    瀏覽量

    181524
  • Clarity
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    9179
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    智多晶EDA工具HqFpga軟件的主要重大進(jìn)展

    智多晶EDA工具HqFpga(簡(jiǎn)稱HQ),是自主研發(fā)的一款系統(tǒng)級(jí)的設(shè)計(jì)套件,集成了Hqui主界面、工程界面、以及內(nèi)嵌的HqInsight調(diào)試工具、IP Creator IP生成
    的頭像 發(fā)表于 11-08 10:15 ?2632次閱讀
    智多晶<b class='flag-5'>EDA</b><b class='flag-5'>工具</b>HqFpga軟件的主要重大進(jìn)展

    硅芯科技:AI算力突破,新型堆疊EDA工具持續(xù)進(jìn)化

    電子發(fā)燒友網(wǎng)報(bào)道(文/黃晶晶)先進(jìn)封裝是突破算力危機(jī)的核心路徑。2.5D/3D Chiplet異構(gòu)集成可破解內(nèi)存墻、功耗墻與面積墻,但面臨多物理場(chǎng)分析、測(cè)試容錯(cuò)等EDA設(shè)計(jì)挑戰(zhàn)?,F(xiàn)有EDA
    的頭像 發(fā)表于 10-31 09:16 ?1.2w次閱讀
    硅芯科技:AI算力突破,新型堆疊<b class='flag-5'>EDA</b><b class='flag-5'>工具</b>持續(xù)進(jìn)化

    國(guó)產(chǎn)EDA又火了,那EDA+AI呢?國(guó)產(chǎn)EDA與AI融合發(fā)展現(xiàn)狀探析

    關(guān)鍵,AI 數(shù)據(jù)中心設(shè)計(jì)為復(fù)雜系統(tǒng)級(jí)工程,EDA 工具需從單芯片設(shè)計(jì)轉(zhuǎn)向封裝級(jí)、系統(tǒng)級(jí)協(xié)同優(yōu)化,推動(dòng)設(shè)計(jì)范式從 DTCO 升級(jí)至 STCO。 國(guó)際?
    的頭像 發(fā)表于 10-16 16:03 ?2468次閱讀
    國(guó)產(chǎn)<b class='flag-5'>EDA</b>又火了,那<b class='flag-5'>EDA</b>+AI呢?國(guó)產(chǎn)<b class='flag-5'>EDA</b>與AI融合發(fā)展現(xiàn)狀探析

    開(kāi)發(fā)無(wú)線通信系統(tǒng)面臨的設(shè)計(jì)挑戰(zhàn)

    的設(shè)計(jì)面臨多種挑戰(zhàn)。為了解決這些挑戰(zhàn),業(yè)界逐漸采用創(chuàng)新的技術(shù)解決方案,例如高效調(diào)變與編碼技術(shù)、動(dòng)態(tài)頻譜管理、網(wǎng)狀網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)以及先進(jìn)的加密通信協(xié)議。此外,模塊化設(shè)計(jì)、可升級(jí)架構(gòu)與邊緣計(jì)算的結(jié)合,為
    的頭像 發(fā)表于 10-01 15:15 ?9712次閱讀

    FOPLP工藝面臨挑戰(zhàn)

    FOPLP 技術(shù)目前仍面臨諸多挑戰(zhàn),包括:芯片偏移、面板翹曲、RDL工藝能力、配套設(shè)備和材料、市場(chǎng)應(yīng)用等方面。
    的頭像 發(fā)表于 07-21 10:19 ?1144次閱讀
    FOPLP工藝<b class='flag-5'>面臨</b>的<b class='flag-5'>挑戰(zhàn)</b>

    TC Wafer晶圓測(cè)溫系統(tǒng)當(dāng)前面臨的技術(shù)挑戰(zhàn)與應(yīng)對(duì)方案

    盡管TC Wafer晶圓系統(tǒng)已成為半導(dǎo)體溫度監(jiān)測(cè)的重要工具,但在實(shí)際應(yīng)用中仍面臨多項(xiàng)技術(shù)挑戰(zhàn)。同時(shí),隨著半導(dǎo)體工藝不斷向更小節(jié)點(diǎn)演進(jìn),該系統(tǒng)
    的頭像 發(fā)表于 07-10 21:31 ?884次閱讀
    TC Wafer晶圓測(cè)溫<b class='flag-5'>系統(tǒng)</b>當(dāng)前<b class='flag-5'>面臨</b>的技術(shù)<b class='flag-5'>挑戰(zhàn)</b>與應(yīng)對(duì)方案

    華大九天物理驗(yàn)證EDA工具Empyrean Argus助力芯片設(shè)計(jì)

    在芯片設(shè)計(jì)的流片之路充滿挑戰(zhàn),物理驗(yàn)證EDA工具無(wú)疑是這“最后一公里”關(guān)鍵且不可或缺的利器。它通過(guò)設(shè)計(jì)規(guī)則檢查、版圖與原理圖一致性驗(yàn)證等關(guān)鍵流程,為IC設(shè)計(jì)契合制造需求提供堅(jiān)實(shí)保障。作為簽核(Signoff)環(huán)節(jié)的關(guān)鍵防線,物理
    的頭像 發(fā)表于 07-03 11:30 ?2921次閱讀
    華大九天物理驗(yàn)證<b class='flag-5'>EDA</b><b class='flag-5'>工具</b>Empyrean Argus助力芯片設(shè)計(jì)

    EDA是什么,有哪些方面

    EDA(Electronic Design Automation,電子設(shè)計(jì)自動(dòng)化)是一種基于計(jì)算機(jī)軟件的電子系統(tǒng)設(shè)計(jì)技術(shù),通過(guò)自動(dòng)化工具和算法輔助完成電路設(shè)計(jì)、驗(yàn)證、制造等全流程。以下是EDA
    發(fā)表于 06-23 07:59

    九霄智能國(guó)產(chǎn)EDA工具的突圍之路

    近日,芯片行業(yè)因EDA工具「斷供」事件再次被推到了輿論的風(fēng)口浪尖。作為深耕數(shù)字EDA前端工具的從業(yè)者,我們親歷了行業(yè)從技術(shù)封鎖初期的焦慮,到如今全產(chǎn)業(yè)鏈協(xié)同破局的蛻變。本文不聚焦短期博
    的頭像 發(fā)表于 06-06 10:09 ?2196次閱讀
    九霄<b class='flag-5'>智能</b>國(guó)產(chǎn)<b class='flag-5'>EDA</b><b class='flag-5'>工具</b>的突圍之路

    各大廠商與新興企業(yè)推出的 EDA Copilot 工具

    當(dāng)前EDA(電子設(shè)計(jì)自動(dòng)化)領(lǐng)域正經(jīng)歷AI驅(qū)動(dòng)的智能化轉(zhuǎn)型,各大廠商與新興企業(yè)推出的EDA Copilot工具通過(guò)自然語(yǔ)言交互、自動(dòng)化設(shè)計(jì)優(yōu)化等技術(shù),顯著提升芯片設(shè)計(jì)效率。以下是基于最
    的頭像 發(fā)表于 06-06 09:34 ?1770次閱讀

    用一套Linux系統(tǒng),撐起整個(gè)芯片設(shè)計(jì)平臺(tái)?CFA團(tuán)隊(duì)教你如何搭好EDA智算平臺(tái)的技術(shù)底座

    在半導(dǎo)體行業(yè),Linux 是我們?cè)偈煜げ贿^(guò)的操作系統(tǒng)。作為芯片研發(fā)者日常工作的主戰(zhàn)場(chǎng),它承載著EDA工具、AI訓(xùn)練環(huán)境、腳本自動(dòng)化流程的運(yùn)轉(zhuǎn)。而隨著AI和EDA算力技術(shù)的迅猛發(fā)展,我們
    發(fā)表于 05-07 14:44

    智慧路燈的推廣面臨哪些挑戰(zhàn)

    引言 在智慧城市建設(shè)的宏偉藍(lán)圖中,叁仟智慧路燈的推廣面臨哪些挑戰(zhàn)?叁仟智慧路燈作為重要的基礎(chǔ)設(shè)施,承載著提升城市照明智能化水平、實(shí)現(xiàn)多功能集成服務(wù)的使命。然而,盡管叁仟智慧路燈前景廣闊,在推廣過(guò)程中
    的頭像 發(fā)表于 03-27 17:02 ?522次閱讀

    西門子EDA工具如何助力行業(yè)克服技術(shù)挑戰(zhàn)

    西門子EDA工具以其先進(jìn)的技術(shù)和解決方案,在全球半導(dǎo)體設(shè)計(jì)領(lǐng)域扮演著舉足輕重的角色。本文將從汽車IC、3D IC和EDA AI三個(gè)方向,深入探討西門子EDA
    的頭像 發(fā)表于 03-20 11:36 ?1911次閱讀

    EDA2俠客島難題挑戰(zhàn)·2025已正式開(kāi)啟

    ,打通EDA工具難題挑戰(zhàn)、課題精研/學(xué)習(xí)、實(shí)驗(yàn)平臺(tái)、領(lǐng)域交流論壇等多生態(tài)場(chǎng)景,與企業(yè)、高校等聯(lián)手共享廣闊資源。 2025賽題一覽 賽題1:面向PPA的混合尺寸布局算法 價(jià)值闡述: 混合
    發(fā)表于 03-05 21:30

    芯華章持續(xù)助力EDA精英挑戰(zhàn)

    日前,2024中國(guó)研究生創(chuàng)“芯”大賽·EDA精英挑戰(zhàn)賽(以下簡(jiǎn)稱EDA競(jìng)賽)決賽在南京江北新區(qū)舉辦。今年EDA競(jìng)賽首次升級(jí)為國(guó)賽,在全國(guó)超過(guò)500個(gè)參賽隊(duì)伍中,來(lái)自華南理工大學(xué)的"
    的頭像 發(fā)表于 12-17 15:47 ?1307次閱讀