chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

PCIe Gen 4/5協議故障注入

工程師 ? 來源:SSDFans ? 作者:SSDFans ? 2020-10-16 11:11 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

隨著PCIe Gen 4和Gen 5的項目開發(fā)越來越多,很多公司希望在PCIe鏈路層注入故障來模擬針對主板/背板一側,或者外設一側(如插卡,NVMe SSD等)的各種異常,業(yè)內主流的CPU廠商例如IntelAMD, 以及PCIe Switch廠商Broadcom, Microchip目前都在使用英國Quarch的PCIe Gen 5 x16的測試卡實現針對Gen 5的測試。

Quarch公司提供針對PCIe Gen 4和Gen 5各種接口的測試插卡和模塊,包括U.2, U.3, M.2, AIC (x8和x16),EDSFF L1.S (x4) / L1.L (x8),以及各類PCIe Cable的測試模塊等,滿足用戶測試的各種需求。當然,除了針對NVMe SSD的各種模塊之外,傳統(tǒng)的針對24G/12G/6G SAS和6G SATA也提供相應的測試模塊。

下面的功能概覽適用于上述所有各種PCIe接口,工程師可以根據需要通過GUI或者Phyton API腳本對于主板/背板端,或者外設(插卡,NVMe SSD)端進行測試。

模擬在任意針腳上注入信號毛刺,進行物理層/協議層故障注入

可以設置信號毛刺的多少,注入一次毛刺,還是持續(xù)加毛刺,間隔時間多長等

信號毛刺的高低,疏密,持續(xù)的時間長短

通過調整信號毛刺參數實現針對PCIe協議的故障注入,如bit error,CRC error等。

模擬盤的熱插拔

模擬盤熱插拔過程中導致的pin bounce時斷時通等接觸不好的情況

模擬某些針腳斷掉

模擬某些針腳長通

模擬某個Lane中的某些差分信號有毛刺,或者某個Lane不通

模擬非??焖俚牟灏危ㄍ?斷)測試

電壓拉偏和功耗測試是測試SSD的基本測試項,包括PCIe/NVMe SSD和傳統(tǒng)的SAS/SATA HDD/SSD。其中,電壓拉偏測試主要是保證SSD在接入不同廠商設計的主板/背板時候如果其輸出電源和標準有偏離,那么SSD是否還可以正常穩(wěn)定的工作,該測試電壓拉偏的設置最低允許工程師以1us作為粒度調整電壓。功耗測試是找出SSD在不同的業(yè)務負載等情況下的電壓/電流/功耗的情況,Quarch可編程電源支持最大250K采樣率,可以實現非常精細的電壓/電流/功耗計量,在最小采樣率7Hz設置的時候其內部記錄buffer可以實現24小時以上的持續(xù)記錄,記錄的數據可以通過GUI界面分析,其Test Monkey圖形化軟件允許用戶放大/縮小插卡分析局部細節(jié),同時也自動自動計算出電壓/電流/功耗的最大/最小/平均值,另外軟件也允許用戶將記錄的數據導出成.csv作離線進一步分析。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • PC
    PC
    +關注

    關注

    9

    文章

    2164

    瀏覽量

    158507
  • 電壓
    +關注

    關注

    45

    文章

    5757

    瀏覽量

    120979
  • SSD
    SSD
    +關注

    關注

    21

    文章

    3061

    瀏覽量

    121792
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    鈦金PCIe Gen4控制器的核心特性與技術細節(jié)

    在數字經濟飛速發(fā)展的今天,數據傳輸速率已成為硬件性能突破的核心瓶頸。作為國內首款適配中端FPGA的PCIe Gen4高速接口方案,鈦金高速接口的閃亮登場,憑借高速低功耗特性、靈活配置能力與全面協議
    的頭像 發(fā)表于 12-02 09:28 ?1994次閱讀
    鈦金<b class='flag-5'>PCIe</b> <b class='flag-5'>Gen4</b>控制器的核心特性與技術細節(jié)

    如何高效進行故障注入測試

    要求了不同的測試方法,其中故障注入測試是驗證系統(tǒng)安全性的重要手段。故障場景從產生機制的角度來看主要包含四大類,其中包含:通訊數據故障、通信鏈路故障、物理鏈路
    的頭像 發(fā)表于 11-19 10:06 ?4393次閱讀
    如何高效進行<b class='flag-5'>故障注入</b>測試

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實現,AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    NVMe AXI4 Host Controller IP1介紹NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe
    發(fā)表于 11-14 22:40

    PCIe Gen 5 CEM連接器技術解析與選型指南

    速度性能的需求。PCIe Gen 5 CEM連接器在接口和占位方面向后兼容PCIe Gen 4/
    的頭像 發(fā)表于 11-06 15:45 ?307次閱讀

    PCIe Gen5/Gen6 信號傳輸可以用極細同軸線束嗎?

    極細同軸線束不僅能在結構空間上提供靈活性,還能在信號層面保持可控的損耗和低串擾,滿足高速互聯需求。極細同軸線束可在特定條件下用于 PCIe Gen5/Gen6 信號傳輸,但必須建立在高質量線束、嚴格的阻抗控制、專業(yè)的連接器選型與
    的頭像 發(fā)表于 10-27 18:27 ?2191次閱讀
    <b class='flag-5'>PCIe</b> <b class='flag-5'>Gen5</b>/<b class='flag-5'>Gen</b>6 信號傳輸可以用極細同軸線束嗎?

    ZL40294B:面向PCIe Gen6的超低附加抖動時鐘扇出緩沖器

    Microchip Technology ZL40294B 1至20個扇出緩沖器是超低附加抖動、低功耗緩沖器,完全符合Intel DB2000QL標準。ZL40294B的工作電壓為3.3V ±5%,支持PCIe Gen 5.0和
    的頭像 發(fā)表于 09-28 14:29 ?489次閱讀
    ZL40294B:面向<b class='flag-5'>PCIe</b> <b class='flag-5'>Gen</b>6的超低附加抖動時鐘扇出緩沖器

    Texas Instruments CDCDB803用于PCIe?第1代至第5代的8輸出時鐘緩沖器數據手冊

    Texas Instruments用于PCIe^?^ Gen 1至Gen 5的CDCDB803 8輸出時鐘緩沖器是符合DB800ZL標準的時鐘緩沖器,用來為
    的頭像 發(fā)表于 09-26 15:14 ?517次閱讀
    Texas Instruments CDCDB803用于<b class='flag-5'>PCIe</b>?第1代至第<b class='flag-5'>5</b>代的8輸出時鐘緩沖器數據手冊

    LMKDB1108 用于 PCIe Gen 1 至 Gen 7 的 8 輸出 LP-HCSL 時鐘緩沖器技術手冊

    LMKDB 器件是一系列極低抖動的 LP-HCSL 緩沖器,支持 PCIe Gen 1 至 Gen 7,并且符合 DB2000QL 標準。這些器件提供靈活的上電順序、故障安全輸入、
    的頭像 發(fā)表于 09-10 15:02 ?588次閱讀
    LMKDB1108 用于 <b class='flag-5'>PCIe</b> <b class='flag-5'>Gen</b> 1 至 <b class='flag-5'>Gen</b> 7 的 8 輸出 LP-HCSL 時鐘緩沖器技術手冊

    LMKDB1104 用于 PCIe Gen 1 至 Gen 7 的 4 輸出 LP-HCSL 時鐘緩沖器技術手冊

    LMKDB 器件是一系列極低抖動的 LP-HCSL 緩沖器,支持 PCIe Gen 1 至 Gen 7,并且符合 DB2000QL 標準。這些器件提供靈活的上電順序、故障安全輸入、
    的頭像 發(fā)表于 09-10 14:41 ?595次閱讀
    LMKDB1104 用于 <b class='flag-5'>PCIe</b> <b class='flag-5'>Gen</b> 1 至 <b class='flag-5'>Gen</b> 7 的 <b class='flag-5'>4</b> 輸出 LP-HCSL 時鐘緩沖器技術手冊

    PCIe協議分析儀在數據中心中有何作用?

    調度不合理、硬件限制),指導優(yōu)化拓撲結構或升級硬件(如從Gen4升級至Gen5)。 流量調度與QoS優(yōu)化 場景:多租戶數據中心中,不同業(yè)務(如HPC、AI、存儲)共享PCIe資源,需避免低優(yōu)先級流量
    發(fā)表于 07-29 15:02

    PCIe協議分析儀能測試哪些設備?

    PCIe協議分析儀能測試多種依賴PCIe總線進行高速數據傳輸的設備,其測試范圍覆蓋計算、存儲、網絡及異構計算等多個領域,具體設備類型及測試場景如下:一、核心計算設備 GPU(圖形處理器) 測試
    發(fā)表于 07-25 14:09

    將HFREFR和LFREFR寄存器值設置為錯誤的值來將故障注入CMU,但CMU_ISR值始終為零,為什么?

    我試圖通過將 HFREFR 和 LFREFR 寄存器值設置為錯誤的值來將故障注入 CMU,但 CMU_ISR值始終為零。
    發(fā)表于 03-28 07:41

    VIAVI Xgig4K-PCIe-X4-FL飛行引導插入器適用于PCIE4.0在被測設備和VIAVI協議分析儀機箱箱之間提供數據信號連接

    VIAVI 16GTps PCIe 4.0 多模塊分析器(PCIE4-X4-FL)適用于PCI Express 4.0在被測設備和VIAVI協議分析儀機箱之間提供數據信號連接
    的頭像 發(fā)表于 03-19 16:22 ?744次閱讀
    VIAVI Xgig<b class='flag-5'>4K-PCIe-X4</b>-FL飛行引導插入器適用于<b class='flag-5'>PCIE</b>4.0在被測設備和VIAVI<b class='flag-5'>協議</b>分析儀機箱箱之間提供數據信號連接

    功能安全實車測試新突破:故障注入技術的創(chuàng)新實踐

    隨著智能網聯汽車技術的飛速發(fā)展,駕乘體驗和出行效率得到了大幅提升,人們對其安全性的關注也越來越高。為確保行車安全,ISO26262等功能安全標準對汽車電子電氣系統(tǒng)提出了嚴格的要求,其中故障注入測試
    的頭像 發(fā)表于 02-26 10:01 ?1655次閱讀
    功能安全實車測試新突破:<b class='flag-5'>故障注入</b>技術的創(chuàng)新實踐

    存儲需要Passion!德明利PCIe Gen5 SSD加速AI應用落地

    存儲需要Passion!德明利PCIe Gen5 SSD加速AI應用落地
    的頭像 發(fā)表于 01-21 16:33 ?1487次閱讀
    存儲需要Passion!德明利<b class='flag-5'>PCIe</b> <b class='flag-5'>Gen5</b> SSD加速AI應用落地