EDA工具的出現(xiàn)，手動(dòng)到自動(dòng)的跨越

1958年誕生的芯片拉開(kāi)了人類社會(huì)邁向信息社會(huì)的序幕，并逐漸形成了芯片產(chǎn)業(yè)。1965年，摩爾提出“由于工程師可以不斷縮小晶體管的體積，芯片中的晶體管和電阻器的數(shù)量每年會(huì)翻番”，此后又修正為“每隔24個(gè)月，晶體管的數(shù)量將翻番”。彼時(shí)，芯片上的元件大約只有60種，設(shè)計(jì)人員依靠手工完成芯片的設(shè)計(jì)、布線等工作。 從20世紀(jì)60年代中期開(kāi)始，業(yè)界先后出現(xiàn)包括通過(guò)幾何軟件生成單色曝光圖像圖形化工具，第一個(gè)自動(dòng)化的電路布局和布線工具等，這些工具奏響了EDA發(fā)展的序曲。80年代開(kāi)始，隨著VHDL、Verilog、以及仿真器的出現(xiàn)，芯片設(shè)計(jì)仿真和可執(zhí)行的設(shè)計(jì)有了其規(guī)范化的硬件描述語(yǔ)言和標(biāo)準(zhǔn)。

1986年新思科技創(chuàng)始人Aart de Geus博士發(fā)明了具有劃時(shí)代意義的邏輯綜合工具。邏輯綜合工具的出現(xiàn)，使原本用單個(gè)門來(lái)手動(dòng)設(shè)計(jì)芯片電路的工程師用電腦語(yǔ)言來(lái)“寫”電路的功能，能夠通過(guò)邏輯綜合進(jìn)行設(shè)計(jì)實(shí)現(xiàn)，極大提升了芯片設(shè)計(jì)的效率，從而讓工程師將更多精力集中在創(chuàng)造性的設(shè)計(jì)上。這項(xiàng)發(fā)明無(wú)論當(dāng)時(shí)還是現(xiàn)在，都具有劃時(shí)代的意義，加速了芯片開(kāi)發(fā)的進(jìn)程，使大規(guī)模芯片開(kāi)發(fā)變?yōu)榭赡?，讓人類有機(jī)會(huì)在今天設(shè)計(jì)出包含數(shù)百億個(gè)晶體管的復(fù)雜芯片。

EDA工具推動(dòng)芯片行業(yè)沿著摩爾預(yù)測(cè)的路徑發(fā)展，從10μm逐步演進(jìn)到如今的5nm，芯片規(guī)模逐漸擴(kuò)大，電子系統(tǒng)變得越發(fā)復(fù)雜。從系統(tǒng)架構(gòu)開(kāi)始，落實(shí)到功能的定義和實(shí)現(xiàn)，最終實(shí)現(xiàn)整個(gè)芯片的版圖設(shè)計(jì)與驗(yàn)證，是一項(xiàng)復(fù)雜的系統(tǒng)工程，匯聚了人類智慧的最高成果。以蘋果2020年發(fā)布的新款A(yù)14芯片為例，這款芯片采用5nm工藝制造，將118億顆晶體管集成在面積僅為88平方毫米的內(nèi)核上，靠手工已經(jīng)無(wú)法完成。

2

Design Compiler賦能全球IC設(shè)計(jì)

邏輯綜合對(duì)于EDA設(shè)計(jì)領(lǐng)域來(lái)說(shuō)是一個(gè)偉大的成就，能夠把描述RTL級(jí)的HDL語(yǔ)言翻譯成GTECH，然后再優(yōu)化和映射成工藝相關(guān)的門級(jí)網(wǎng)表，作為輸入給自動(dòng)布局布線工具生成GDSII文件用于芯片制造。新思科技的Design Compiler自1986年推出以來(lái)，得到全球幾乎所有的芯片供應(yīng)商、IP供應(yīng)商和庫(kù)供應(yīng)商的支持和應(yīng)用，到90年代中期，Design Compiler已經(jīng)成為RTL邏輯綜合的事實(shí)標(biāo)準(zhǔn)，讓設(shè)計(jì)人員的生產(chǎn)力提高至10倍。Design Compiler作為業(yè)界歷史最悠久的設(shè)計(jì)實(shí)現(xiàn)工具，經(jīng)過(guò)30年的不斷發(fā)展和技術(shù)積累，提供最可靠設(shè)計(jì)實(shí)現(xiàn)優(yōu)化和性能結(jié)果，是目前業(yè)界使用最為廣泛的ASIC設(shè)計(jì)實(shí)現(xiàn)工具。

新思科技并未止步于一時(shí)的技術(shù)領(lǐng)先，而是前瞻性地預(yù)判到行業(yè)未來(lái)的發(fā)展趨勢(shì)和市場(chǎng)需求，持續(xù)對(duì)Design Compiler系列產(chǎn)品進(jìn)行研發(fā)投資，帶來(lái)一次次突破性的創(chuàng)新綜合技術(shù)。例如，新思科技將Design Compiler升級(jí)迭代為Design Compiler Graphical，加入物理綜合，即在綜合前加入版圖的布局規(guī)劃信息（floorplan），然后調(diào)用庫(kù)信息和約束條件，生成帶有布局信息的門級(jí)設(shè)計(jì)結(jié)果，進(jìn)一步提高了綜合與布局布線結(jié)果的相關(guān)一致性，不僅可以更精準(zhǔn)地估算連線延時(shí)，還可以預(yù)測(cè)布線擁堵情況并進(jìn)行相應(yīng)優(yōu)化。 Design Compiler系列產(chǎn)品已經(jīng)引領(lǐng)市場(chǎng)超過(guò)30年，新思科技一次次以尖端的EDA技術(shù)，為當(dāng)今極度復(fù)雜的前沿設(shè)計(jì)提供了有力支持。新版Design Compiler NXT集成了最新的綜合創(chuàng)新技術(shù)，支持5nm以下工藝，能夠大幅度縮短運(yùn)行時(shí)間、實(shí)現(xiàn)具有絕對(duì)優(yōu)勢(shì)的QoR，同時(shí)滿足了諸如人工智能（AI）、云計(jì)算、5G和自動(dòng)駕駛等半導(dǎo)體市場(chǎng)對(duì)更小體積、更高性能、更低功耗的芯片需求，以及對(duì)研發(fā)周期越來(lái)越高的要求。

3

Fusion Compiler推動(dòng)數(shù)字設(shè)計(jì)邁進(jìn)新紀(jì)元

從2000年開(kāi)始，由于復(fù)雜性日益增加，過(guò)程節(jié)點(diǎn)和設(shè)計(jì)時(shí)間持續(xù)縮減，使得在仍然能夠提供更好的結(jié)果和更快交付的同時(shí)，管理設(shè)計(jì)成本變得十分關(guān)鍵。于是新思科技開(kāi)始著手開(kāi)發(fā)一個(gè)全面的、緊密集成的實(shí)現(xiàn)平臺(tái)—— Galaxy Implementation Platform，能夠?qū)⑿酒锢韺?shí)現(xiàn)所需的所有工具集成到一個(gè)協(xié)調(diào)的環(huán)境中，簡(jiǎn)化了工程師從一個(gè)工具變換到另一個(gè)工具的復(fù)雜度，有助于提高生產(chǎn)力并降低出錯(cuò)幾率。IC Compiler是該平臺(tái)的一個(gè)主要組件，為設(shè)計(jì)人員提供了一個(gè)單一、聚合、芯片級(jí)物理實(shí)現(xiàn)工具，該工具實(shí)現(xiàn)了卓越的設(shè)計(jì)結(jié)果質(zhì)量（QoR）、交付時(shí)間更短、設(shè)計(jì)成本減少以及易用性等優(yōu)點(diǎn)。 進(jìn)入21世紀(jì)， EDA技術(shù)開(kāi)始深入制造領(lǐng)域，并與晶圓廠建立緊密的合作，將EDA工具的使用從制造不斷擴(kuò)展到標(biāo)準(zhǔn)單元庫(kù)、SRAM設(shè)計(jì)。而隨著領(lǐng)先晶圓廠每?jī)赡觊_(kāi)發(fā)一代工藝，不斷推動(dòng)摩爾定律向前，EDA工具需要在早期工藝研發(fā)中介入，以確保芯片的設(shè)計(jì)能夠在新工藝上被精確應(yīng)用、最終成功制造，EDA在產(chǎn)業(yè)鏈的作用更加凸顯。新思科技作為目前全世界唯一一家覆蓋了從硅的生產(chǎn)制造、芯片測(cè)試、到設(shè)計(jì)全流程的EDA公司，既能夠在芯片制造的所有流程環(huán)節(jié)提供核心技術(shù)和軟件，又能夠?yàn)樾酒O(shè)計(jì)的全流程提供核心技術(shù)軟件的EDA和IP，有力推動(dòng)了產(chǎn)業(yè)生態(tài)圈的良性合作。 工藝和設(shè)計(jì)的不斷發(fā)展，要求前后端有更好的一致性，以便更快速的收斂。新思科技推出創(chuàng)新性的RTL-to-GDSII產(chǎn)品Fusion Compiler，通過(guò)把新型高容量綜合技術(shù)、行業(yè)領(lǐng)先的布局布線技術(shù)、以及業(yè)界領(lǐng)先的golden signoff技術(shù)融合到統(tǒng)一可擴(kuò)展的數(shù)據(jù)模型中，同時(shí)引入諸多機(jī)器學(xué)習(xí)技術(shù)，利用Fusion Compiler可以在最短的時(shí)間內(nèi)提供同類最佳的設(shè)計(jì)實(shí)現(xiàn)質(zhì)量，能夠更好地預(yù)測(cè)QoR，以應(yīng)對(duì)行業(yè)最先進(jìn)設(shè)計(jì)對(duì)更高性能、更低功耗、可靠性、安全性的要求。

Fusion Compiler是業(yè)界唯一的從RTL到GDSII解決方案，能夠?qū)崿F(xiàn)前后端統(tǒng)一數(shù)據(jù)模型、統(tǒng)一的設(shè)計(jì)和優(yōu)化引擎，讓整個(gè)設(shè)計(jì)實(shí)現(xiàn)中保持良好的一致性，促進(jìn)了設(shè)計(jì)實(shí)現(xiàn)性能提升，加快了工具實(shí)現(xiàn)的時(shí)間和設(shè)計(jì)收斂的速度。同時(shí)，引入機(jī)器學(xué)習(xí)技術(shù)，對(duì)設(shè)計(jì)的實(shí)現(xiàn)和優(yōu)化進(jìn)行加速，顯著提高設(shè)計(jì)收斂的速度。這樣的融合技術(shù)已被市場(chǎng)領(lǐng)先的半導(dǎo)體公司進(jìn)行了充分驗(yàn)證，能夠提供最高質(zhì)量的設(shè)計(jì)，包括通過(guò)臺(tái)積電5nm、3nm和三星5nm、3nm等最先進(jìn)工藝的技術(shù)認(rèn)證。

4

DSO.ai開(kāi)啟芯片智能設(shè)計(jì)

當(dāng)前，芯片行業(yè)正在經(jīng)歷一個(gè)技術(shù)進(jìn)步和創(chuàng)新浪潮的復(fù)興時(shí)期。人工智能、5G、自動(dòng)駕駛等新興領(lǐng)域技術(shù)的不斷發(fā)展對(duì)芯片設(shè)計(jì)帶來(lái)全新的挑戰(zhàn)，包括工藝要求提升、豐富的應(yīng)用場(chǎng)景、整體設(shè)計(jì)規(guī)模以及成本等。EDA工具進(jìn)入2.0時(shí)代，其未來(lái)的發(fā)展著重在兩個(gè)大的方向，一是應(yīng)用目前豐富的算力，提高并行和分布式處理能力，提升設(shè)計(jì)效率；二是更多的應(yīng)用AI技術(shù)，促進(jìn)設(shè)計(jì)的探索自動(dòng)化，減少可替代的人工努力，解放工程師資源到更具創(chuàng)造性的工作。 新思科技于2020年初推出了業(yè)界首個(gè)用于芯片設(shè)計(jì)的智能化軟件——DSO.ai（Design Space Optimization AI），這是電子設(shè)計(jì)技術(shù)上又一次突破性技術(shù)，能夠在芯片設(shè)計(jì)的巨大求解空間里搜索優(yōu)化目標(biāo)。該解決方案大規(guī)模擴(kuò)展了對(duì)芯片設(shè)計(jì)流程選項(xiàng)的探索，能夠自主執(zhí)行次要決策，幫助芯片設(shè)計(jì)團(tuán)隊(duì)以專家級(jí)水平進(jìn)行操作，并大幅提高整體生產(chǎn)力，從而在芯片設(shè)計(jì)領(lǐng)域掀起新一輪革命。三星已經(jīng)采用新思科技DSO.ai實(shí)現(xiàn)性能、功耗與面積優(yōu)化上的進(jìn)一步突破。原本需要多位設(shè)計(jì)專家耗時(shí)一個(gè)多月才可完成的設(shè)計(jì)，DSO.ai只要短短3天即可完成，提速近10倍。

在摩爾定律走向極限、電子領(lǐng)域急需轉(zhuǎn)變突破的關(guān)鍵點(diǎn)、人工智能和量子等新興技術(shù)及產(chǎn)業(yè)不斷涌現(xiàn)的當(dāng)下，新一代EDA（NG-EDA）的呼聲越來(lái)越高。DSO.ai這種AI驅(qū)動(dòng)的設(shè)計(jì)方法將引領(lǐng)EDA進(jìn)入2.0時(shí)代——支持大規(guī)模并行運(yùn)算、可部署在云端的EDA智能化設(shè)計(jì)系統(tǒng)。 EDA作為整個(gè)電子產(chǎn)業(yè)的根技術(shù)，從最初作為輸入與仿真的工具確保芯片的正確設(shè)計(jì)、到通過(guò)優(yōu)化與映射確保芯片設(shè)計(jì)的最佳性能、再到如今不斷提升自主化和智能化來(lái)引領(lǐng)芯片設(shè)計(jì)，EDA通過(guò)自身的不斷演進(jìn)和迭代升級(jí)，將保障芯片的持續(xù)創(chuàng)新，為人類邁入數(shù)字經(jīng)濟(jì)時(shí)代提供源源不斷的動(dòng)力。

原文標(biāo)題：從EDA技術(shù)演變看芯片創(chuàng)新之未來(lái)

文章出處：【微信公眾號(hào)：新思科技】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯：haq