chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何使用MicroBlaze調(diào)用AXI IP核詳細(xì)解析

FPGA之家 ? 來源:FPGA2嵌入式 ? 作者:淺擱 ? 2021-04-27 11:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在一個項(xiàng)目中,當(dāng)你使用microblaze作為控制器來進(jìn)行系統(tǒng)調(diào)度的時候,一般是建議將所有模塊封裝成AXI形式的IP核,這樣好管理,也容易調(diào)試。不過在初期的時候是不建議這樣做的,因?yàn)槟愕哪K并沒有完全被驗(yàn)證是沒問題的,所以還是使用.v文件,等后面這一功能驗(yàn)證通過,再把它封裝成IP核形式。

1. AXI IP核簡介

用過Microblaze或者看例程的人肯定都知道,Xilinx提供了很多AXI形式的IP核,像常用的UART、IIC、SPI等IP核。我們只要把他們在畫布里調(diào)出來,然后使用自動連接形式,便能把對應(yīng)接口連接起來,接著在軟件上調(diào)用其相應(yīng)的函數(shù)便可以工作了。

7c9b8938-a67e-11eb-aece-12bb97331649.jpg

但是當(dāng)我們自己封裝了一個AXI形式的IP核后,又該怎么去使用呢?這不是官方IP,沒有相應(yīng)的函數(shù)呀?不知道大家是否有印象,上一篇文章介紹IP封裝的時候說過,封裝成AXI形式的IP核,會生成一些東西,如下圖所示,這個可千萬別去刪,大有用處的。

7ca6f39a-a67e-11eb-aece-12bb97331649.png

里面的drivers這個文件夾其實(shí)放的就是AXI的驅(qū)動函數(shù)。例如我們生成一個AXI的IP核(紅框處)

7cb481c2-a67e-11eb-aece-12bb97331649.jpg

編譯通過后生成軟核工程,可以看到,我們自己加入的IP核是有被關(guān)聯(lián)進(jìn)來的。在“Axi_Device_DNA_v1_0”這個文件夾下包含有.c和.h文件,這個就是我們添加的IP核對應(yīng)的驅(qū)動,它和iic、定時器、uart等IP核在同一個庫里。這些都是IP核必須使用到的函數(shù)文件。

7d47608c-a67e-11eb-aece-12bb97331649.png

2. AXI IP核使用

看見自制的IP核都能給你生成驅(qū)動函數(shù)是不是覺得很高級,很爽呢!如果這樣想那你就確實(shí)too young too simple了。打開它的.c和.h文件給你看看吧。

7d50073c-a67e-11eb-aece-12bb97331649.jpg

寄存器定義

7d7e5e20-a67e-11eb-aece-12bb97331649.png

獲取DNA數(shù)據(jù)高位、低位數(shù)據(jù)的函數(shù)

80828c18-a67e-11eb-aece-12bb97331649.jpg

讀寫函數(shù)

是的,就只有這些,沒有了!所以別以為能像IIC之類的IP核一樣,會給你很全的函數(shù),讓你一次寫一大串或讀一大串?dāng)?shù)據(jù)的,如果真能根據(jù)不同IP功能給你定制不同函數(shù),那就智能到逆天了···

不過人家都給你讀寫寄存器的函數(shù)和寄存器的定義,也就已經(jīng)夠了,都說下層基礎(chǔ)決定上層建筑,有了這兩個基本函數(shù),你想自己做什么功能還不行?MCU控制的本質(zhì)不也就是讀寫對應(yīng)的寄存器,偷懶也得有個度的哈哈~就像這樣,自己封裝個函數(shù)就行了。

808f3ef4-a67e-11eb-aece-12bb97331649.png

當(dāng)然,你也可以不用Xilinx給你生成的讀寫函數(shù),自己寫也是可以的,不過不建議這么做,畢竟人家都給了,一方面可以給你節(jié)省編碼時間,另一方面也保證了函數(shù)的穩(wěn)定性,避免開發(fā)出錯。

3. 總結(jié)

在封裝成AXI IP 核時會有一個頂層的AXI時序代碼,這個用戶一定要熟悉,并且對應(yīng)的寄存器要設(shè)置好,這樣使用起來才不會有錯誤。不然容易出現(xiàn)寄存器讀寫不成功或者操作錯寄存器導(dǎo)致數(shù)據(jù)不對??傊€是一句話,實(shí)踐出真知,想了解深入得去用了才知道才會使用。
編輯:lyn

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2200

    瀏覽量

    131152
  • MicroBlaze
    +關(guān)注

    關(guān)注

    3

    文章

    68

    瀏覽量

    22306
  • IP核
    +關(guān)注

    關(guān)注

    4

    文章

    344

    瀏覽量

    51952

原文標(biāo)題:使用MicroBlaze調(diào)用AXI IP核

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    利用開源uart2axi4實(shí)現(xiàn)串口訪問axi總線

    microblaze和jtag-to-axi(jtag2axi)雖然也提供了訪問axi總線的能力,但是依賴于xilinx平臺。而uart-to-ax
    的頭像 發(fā)表于 12-02 10:05 ?2062次閱讀
    利用開源uart2<b class='flag-5'>axi</b>4實(shí)現(xiàn)串口訪問<b class='flag-5'>axi</b>總線

    RDMA設(shè)計(jì)6:IP架構(gòu)2

    擴(kuò)展的通用 IP ,在 RoCE v2 高速數(shù)據(jù)傳輸系統(tǒng)擔(dān)任網(wǎng)絡(luò)物理層的角色。其提供一組主 AXI-Stream 接口和一組從 AXI-Stream接口,用以傳輸網(wǎng)絡(luò)包。同時 CMA
    發(fā)表于 11-26 10:24

    基于AXI DMA IP的DDR數(shù)據(jù)存儲與PS端讀取

    添加Zynq Processing System IP,配置DDR控制器和時鐘。7000系列的Zynq可以參考正點(diǎn)原子DMA回環(huán)測試設(shè)置。
    的頭像 發(fā)表于 11-24 09:25 ?3252次閱讀
    基于<b class='flag-5'>AXI</b> DMA <b class='flag-5'>IP</b><b class='flag-5'>核</b>的DDR數(shù)據(jù)存儲與PS端讀取

    使用AXI4接口IP進(jìn)行DDR讀寫測試

    本章的實(shí)驗(yàn)任務(wù)是在 PL 端自定義一個 AXI4 接口的 IP ,通過 AXI_HP 接口對 PS 端 DDR3 進(jìn)行讀寫測試,讀寫的內(nèi)存大小是 4K 字節(jié)。
    的頭像 發(fā)表于 11-24 09:19 ?3738次閱讀
    使用<b class='flag-5'>AXI</b>4接口<b class='flag-5'>IP</b><b class='flag-5'>核</b>進(jìn)行DDR讀寫測試

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟控制器IP,純邏輯實(shí)現(xiàn),AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    NVMe AXI4 Host Controller IP1介紹NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的N
    發(fā)表于 11-14 22:40

    將e203 例化AXI總線接口

    將系統(tǒng)外設(shè)總線內(nèi)部axi接口引出給gpio,注意vivado中g(shù)pio地址分配應(yīng)保證移植 Debug: 通過Xil_Out32函數(shù)給gpio的地址寫1或者0,注意這里地址是gpio地址也就是中給
    發(fā)表于 10-29 06:08

    VDMA IP簡介

    VDMA端口信號 S_AXI_LITE:PS端可以通過AXI_LITE協(xié)議對IP進(jìn)行控制; S_AXIS_S2MM:視頻流(AXI
    發(fā)表于 10-28 06:14

    Vivado浮點(diǎn)數(shù)IP的握手信號

    Vivado浮點(diǎn)數(shù)IP的握手信號 我們的設(shè)計(jì)方案中,F(xiàn)PU計(jì)算單元將收到的三條數(shù)據(jù)和使能信號同步發(fā)給20多個模塊,同時只有一個模塊被時鐘使能,進(jìn)行計(jì)算,但結(jié)果都會保留,發(fā)給數(shù)選。計(jì)算單元還需接受
    發(fā)表于 10-24 07:01

    MicroBlaze處理器嵌入式設(shè)計(jì)用戶指南

    *本指南內(nèi)容涵蓋了在嵌入式設(shè)計(jì)中使用 MicroBlaze 處理器、含存儲器 IP 的設(shè)計(jì)、IP integrator 中的復(fù)位和時鐘拓?fù)浣Y(jié)構(gòu)。獲取完整版《
    的頭像 發(fā)表于 07-28 10:43 ?1084次閱讀

    VIVADO自帶Turbo譯碼器IP怎么用?

    turbo 譯碼器IP沒有輸出,不知道哪里出了問題,有經(jīng)驗(yàn)的小伙伴幫忙看看啊 搭建了turbo 譯碼器IP測試工程,用Matlab產(chǎn)生的數(shù)據(jù)源,
    發(fā)表于 06-23 17:39

    NVMe IPAXI4總線分析

    廣泛應(yīng)用 。隨著時間的推移,AXI4的影響不斷擴(kuò)大。目前,由Xilinx提供的大部分IP接口都支持AXI4總線,使得系統(tǒng)中不同模塊之間的互連更加高效。這也讓基于這些IP的開發(fā)變得更加快
    發(fā)表于 06-02 23:05

    NVMe控制器IP設(shè)計(jì)之接口轉(zhuǎn)換

    轉(zhuǎn)換為控制器內(nèi)部信號(addr、en、data_out)。命令執(zhí)行結(jié)束后,完成信息通過AXI PCIe IP模塊的AXI4接口傳輸至完成信息解析模塊。這個過程需要通過
    發(fā)表于 05-10 14:33

    一文詳解AXI DMA技術(shù)

    AXI直接數(shù)值存?。―rect Memory Access,DMA)IPAXI4內(nèi)存映射和AXI4流
    的頭像 發(fā)表于 04-03 09:32 ?2518次閱讀
    一文詳解<b class='flag-5'>AXI</b> DMA技術(shù)

    一文詳解Video In to AXI4-Stream IP

    Video In to AXI4-Stream IP用于將視頻源(帶有同步信號的時鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號或者而后者皆有)轉(zhuǎn)換成AXI4-Stream接口形
    的頭像 發(fā)表于 04-03 09:28 ?2775次閱讀
    一文詳解Video In to <b class='flag-5'>AXI</b>4-Stream <b class='flag-5'>IP</b><b class='flag-5'>核</b>

    AXI 接口設(shè)計(jì)避坑指南:AXI接口筆記

    ? AXI接口筆記 第一章?問題記錄 第1節(jié)?接收數(shù)據(jù)全0或全1 1.1?問題現(xiàn)象 上圖中,pixel_data_o是EC IP輸出的圖像數(shù)據(jù),正確的話會如上圖所示,圖像數(shù)據(jù)每個時鐘會變化并且值
    的頭像 發(fā)表于 03-10 17:21 ?954次閱讀
    <b class='flag-5'>AXI</b> 接口設(shè)計(jì)避坑指南:<b class='flag-5'>AXI</b>接口筆記