電子發(fā)燒友網報道（文/黃晶晶）芯耀輝作為一家國內新創(chuàng)的芯片IP公司，成立時間不長。但是，它的整個團隊背景非常強大。憑借多年豐富的IP研發(fā)經驗，芯耀輝實現了在短時間內將產品導入客戶，可以說是高起點高速發(fā)展。在2021年10月14-15日舉辦的第十九屆中國通信集成電路技術應用研討會暨青島微電子產業(yè)發(fā)展大會（CCIC 2021）期間，芯耀輝聯(lián)席CEO余成斌教授接受了包括電子發(fā)燒友網在內的媒體采訪，正式向外界介紹了芯耀輝公司以及其IP產品的發(fā)展情況。

芯耀輝聯(lián)席CEO余成斌

芯耀輝“豪華”團隊

芯耀輝的整個核心團隊都是來自全球排名第一的EDA和IP供應商新思科技，還有頂尖的芯片公司里面做IP的團隊，包括紫光展銳、海思、英特爾、AMD、高通等。其中，芯耀輝聯(lián)席CEO余成斌教授從事模擬集成電路設計與半導體IP產業(yè)研發(fā)工作已經快30年，在澳門曾從無到有聯(lián)合創(chuàng)建和帶領集成電路國家重點實驗室之外，也同時聯(lián)合創(chuàng)辦了Chipidea澳門微電子，之后被新思科技并購，并擔任新思IP研發(fā)總監(jiān)，一直長期專注于IP產業(yè)研發(fā)和管理。

這些資深的專家們都在過去的公司里面有長達十幾二十年一直做這些頂尖IP的經驗。這一整個大型專業(yè)設計專家團隊，能夠做出支撐最先進工藝的IP設計，特別是在國內，芯耀輝具備了非常豐富的可以量產跨工藝、多產品、多應用驗證的IP，完整前后端服務，凸顯差異化特性的經驗和能力。

余成斌表示，當前最重要的是解決產業(yè)的共性問題，也就是缺IP的問題。為了能夠盡快地助力客戶，芯耀輝在先進工藝建立IP庫及IP子系統(tǒng)，通過全方位驗證，加速SoC開發(fā)，助力SoC量產，為客戶賦能。與此同時，芯耀輝和新思結成共同發(fā)展的戰(zhàn)略合作關系，迅速完成深厚技術積累，加速國產替代進程，并同時堅持自主研發(fā)IP。

國內對接口IP的需求驅動力

之所以余成斌認為國內當前的產業(yè)發(fā)展缺IP，是因為他看到了中國消費電子、5G、物聯(lián)網的蓬勃發(fā)展之下，阿里、騰訊、字節(jié)跳動等大廠都在自研芯片。系統(tǒng)廠商研發(fā)芯片，對芯片IP具有龐大的需求。這是其一。

其二是，中國半導體百放齊放，誕生了許多數字芯片、AI芯片，這些芯片對于接口IP同樣渴求。也因此，中國接口IP市場的增長將比其他地區(qū)更高。
從市場價值來看，IP的全球市場規(guī)模約為50億美元，撬動著6000億美元的半導體產業(yè)不斷向前發(fā)展。其中，承擔海量數據傳輸和交換、驅動各種數字應用的接口IP，需求增長最為迅猛。

芯耀輝擁有覆蓋全線高速接口IP，并提供底層制程定制化，集成設計自動化賦能到系統(tǒng)驗證、產品集成等全流程的支持。目前正在集中力量自主開發(fā)覆蓋14/12納米及以下的先進工藝IP。服務于數據中心、智能汽車、高性能計算、5G、物聯(lián)網、人工智能、消費電子等多個領域。

Chiplet聚焦于先進封裝技術+接口IP技術

隨著摩爾定律的放緩，更多延續(xù)摩爾的技術被研發(fā)出來，Chiplet就是擴展摩爾發(fā)展的主要技術。余成斌指出，Chiplet實際是先進封裝技術+接口IP技術，可以看到SoC的成本是最高的，Chiplet將取得在性能、die功耗和成本的平衡。Chiplet需要接口IP也稱為高速D2D連接，串行模式如56G/112G SerDes，并行的連接如HBI和HBM。D2D設計更需要更優(yōu)化的SIPI設計和驗證，多晶片SIP ESD保護，PVT檢測和自動調準等驗證量產解決方案。

一些國外大廠針對摩爾定律放緩做了一些可借鑒的地方，Intel推出了AIB、Co-EMIB技術；AMD通過Infinity Fabric On Package (IFOP)接口及MCM Chiplet技術用7nm Core Die加上14nm IO Die取代了傳統(tǒng)單芯片，不僅改進了良率也降低了成本。就如國內領先的晶圓代工廠今年也強調，先進制程一定會走下去的同時先進封裝也將為后摩爾時代布局的重要技術。

國產接口IP的智能化、自動化發(fā)展，著眼于超越摩爾

根據IPnest數據，接口IP過去5年到未來5年的全球年均復合增長率16%，而中國市場增長率更遠超于此。盡管接口IP市場前景廣闊、增長迅速，但國內市場自給率尚不足10%。因此，接口IP也是當前急需突破的半導體上游關鍵技術。

余成斌表示，芯耀輝在芯片IP方面的規(guī)劃不僅是解決國產從無到有的問題，而是著眼于IP發(fā)展超越摩爾。

他說，我們相信，IP必須涵蓋更加復雜的功能子系統(tǒng)、擁有更高的適配性、智能化自動化以及高抽象層次和高精度的系統(tǒng)級模型和自適應界面，從而將是新一代EDA＋IP+AI協(xié)同自動設計的新時代。這將打破常規(guī)從頂層系統(tǒng)抽象到底層物理實現方法論的革新，來滿足未來復雜系統(tǒng)的智能化應用、高度異構集成芯片高速實現的需求、打破系統(tǒng)芯片的設計和驗證工作量巨大，復雜性高及周期耗時不斷增長的瓶頸。這也將是IP發(fā)展超越摩爾打破常規(guī)的方向。

基于這樣的發(fā)展思路，他認為面向未來的智能化、自動化的IP子系統(tǒng)，將擁有更高的適配性及高抽象層次和高精度的系統(tǒng)級模型和自適應界面。實現這樣的IP子系統(tǒng)正是芯耀輝的技術愿景和研發(fā)目標。