電子發(fā)燒友網(wǎng)報道（文/黃晶晶）每年ICCAD上EDA公司都會帶來最新的技術(shù)產(chǎn)品和洞察，今年也不例外。在中國集成電路設(shè)計業(yè)2021年會（ICCAD2021）上，國內(nèi)外EDA企業(yè)談?wù)撟疃嗟脑掝}莫過于EDA的智能化、EDA上云以及如何適應(yīng)芯片異構(gòu)集成、系統(tǒng)公司研發(fā)芯片等趨勢。數(shù)家EDA公司高管在接受包括電子發(fā)燒友網(wǎng)在內(nèi)的媒體采訪時，就這些話題也進行了深入的分析和觀點分享。

AI不是萬能的，但可以加速EDA工具的效率

AI盡管向各行各業(yè)滲透并且?guī)砹烁淖?，不過這并不意味著AI能夠代替人工，在如何推進EDA實現(xiàn)智能化方面，受訪專家們的共識是EDA應(yīng)用AI是必然趨勢，而AI起到了加速和輔助作用。

新思科技（Synopsys）幾年前推出的推出業(yè)界首個用于芯片設(shè)計的自主人工智能應(yīng)用程序DSO.ai，能夠幫助開發(fā)者在芯片設(shè)計的巨大求解空間里搜索優(yōu)化目標(biāo)，該解決方案大規(guī)模擴展了對芯片設(shè)計流程選項的探索，能夠自主執(zhí)行次要決策，幫助芯片設(shè)計團隊以專家級水平進行操作，并大幅提高整體生產(chǎn)力。中國區(qū)副總經(jīng)理許偉認(rèn)為，AI正在向EDA設(shè)計領(lǐng)域滲透，但這不意味著AI可以自主設(shè)計芯片。AI強大的算力和算法只能作為輔助功能，將一些瑣碎的需要手工反復(fù)操作的環(huán)節(jié)進行轉(zhuǎn)化，但在關(guān)鍵選擇與判斷上還是需要人工進行。AI解放人的生產(chǎn)力，但不能取代人。

Synopsys 新思科技中國區(qū)副總經(jīng)理許偉

國微思爾芯專注于數(shù)字驗證EDA領(lǐng)域，國微思爾芯資深副總裁林鎧鵬表示近幾年AI芯片客戶多，較傳統(tǒng)芯片AI芯片的迭代更快。通過AI進行分布式運行、矩陣式解決方案，可更快地獲得驗證結(jié)果，可以說AI有助于在特定領(lǐng)域快速的獲得結(jié)果，加速數(shù)字驗證。另一方面，通過機器學(xué)習(xí)、AI算法來提升EDA工具和軟件和性能，例如數(shù)據(jù)編輯、數(shù)據(jù)分割、時序、收斂等。國微思爾芯內(nèi)部的算法專家、科學(xué)家以及在與學(xué)術(shù)界、高校的交流都在推進AI為EDA所用。

國微思爾芯資深副總裁林鎧鵬

此外，在這兩年系統(tǒng)更復(fù)雜的大型芯片成為趨勢下，對于仿真驗證提出更多要求。比如多個切割構(gòu)建的3D封裝系統(tǒng)，多個NPU、CPU協(xié)作的系統(tǒng)，驗證的復(fù)雜性和挑戰(zhàn)性變大。就需要通過系統(tǒng)建模、分布式計算或集群的算法等方式進行驗證，以此提高驗證效率。

成立于2020年初的國產(chǎn)EDA公司芯華章科技，專注前端數(shù)字驗證，2021年發(fā)布了四款數(shù)字驗證工具，包括前端的邏輯仿真、形式化驗證、智能驗證以及FPGA原型驗證系統(tǒng)這四款產(chǎn)品，芯華章科技立足國內(nèi)市場，面向國際，力圖在數(shù)字EDA驗證領(lǐng)域做出更多創(chuàng)新。

芯華章產(chǎn)品和業(yè)務(wù)規(guī)劃總監(jiān)楊曄認(rèn)為，芯華章正在朝著EDA2.0階段的平臺化、智能化的目標(biāo)前進。芯華章切入數(shù)字驗證EDA產(chǎn)業(yè)鏈，它其實不是一個點，而是互相之間緊密聯(lián)系的面?！拔覀兺瞥龅漠a(chǎn)品在數(shù)字驗證上形成了一個平臺，例如邏輯仿真和形式化驗證是數(shù)字驗證當(dāng)中的動態(tài)仿真和靜態(tài)仿真這兩個核心功能，它們互相補充，互相配合。同時，智能化驗證工具從需求和架構(gòu)出發(fā)，與動態(tài)仿真、邏輯仿真工具配合。芯華章的FPGA原型驗證系統(tǒng)，也是動態(tài)仿真和系統(tǒng)級驗證的重要工具?！睏顣媳硎?。

芯華章產(chǎn)品和業(yè)務(wù)規(guī)劃總監(jiān)楊曄

與現(xiàn)有廠商工具不同的是，芯華章本次新發(fā)布的這四款產(chǎn)品以面向未來發(fā)展、面向數(shù)字化系統(tǒng)的智能化設(shè)計流程為目標(biāo)，融合人工智能、云原生等技術(shù)，對EDA軟硬件底層框架進行自主創(chuàng)新，從用戶界面、調(diào)試功能到數(shù)據(jù)格式均具備統(tǒng)一性，其底層編譯技術(shù)和對新型ARMrm架構(gòu)服務(wù)器的支持上也全部采用統(tǒng)一框架。

EDA上云趨勢所在，需解決商業(yè)模式、信息安全等問題

在新思看來，EDA上云本質(zhì)上是云架構(gòu)與EDA流程的結(jié)合，需要打通PAAS、SAAS和IAAS等不同的架構(gòu)層，讓EDA適用于任何云服務(wù)平臺，且在使用上貫通芯片設(shè)計的全流程。當(dāng)前的趨勢是，越來越多的公司從建私有云到建公有云，適應(yīng)大數(shù)據(jù)和算力的設(shè)施部署逐漸增多，新思很早就與微軟展開合作，在微軟Azure上運行的IC Validator物理驗證解決方案在不到9小時的時間內(nèi)，完成了對AMD Radeon Pro VII GPU（包括超過130億個晶體管）的驗證。當(dāng)前，新思也在積極準(zhǔn)備多樣化的產(chǎn)品支持EDA上云，滿足客戶的不同需求。

國微思爾芯林總認(rèn)為，EDA上云對于中小型芯片設(shè)計公司將會有很大的幫助。EDA無論是設(shè)計或是驗證對算力的需求非常大，中小公司難以承受，通常是以時間換金錢，如果有更好的云解決方案，例如采用私有云、公有云混搭的方式來提供合理的解決方案，將讓初創(chuàng)公司、中小型芯片公司受益。

不過，信息安全、數(shù)據(jù)安全，以及合理的許可費商業(yè)模式，比如按時間、算力云收費，是否跟原來以年為單位賣license的商業(yè)模式有沖突呢。這些問題都是EDA上云值得思考的。

楊曄則認(rèn)為，目前出于技術(shù)、工程以及客戶需求等原因，真實在云上做EDA的并不多。不過，云端對于EDA工具的彈性算力非常有幫助，因此芯華章未來推出的與上云相關(guān)的工具和服務(wù)也會幫助客戶更好地利用云端的彈性算力，同時也幫助云廠商更好地對接芯片廠商。

對于國內(nèi)EDA廠商間的協(xié)同，楊曄表示，行業(yè)還是要做得更加開放，需要能夠從數(shù)據(jù)、功能接口、標(biāo)準(zhǔn)化上提出更多自己開放的內(nèi)容與統(tǒng)一標(biāo)準(zhǔn)，才能在跨度復(fù)雜的EDA工具鏈上實現(xiàn)由點到面發(fā)展，給用戶和下游產(chǎn)業(yè)帶來更多的價值。芯華章的產(chǎn)品正盡量做到開放，例如FPGA平臺的硬件接口是開放的，用戶可以根據(jù)開放的接口或第三方定制來拓展子卡，這樣的子卡跟芯華章的軟件搭配，可以實現(xiàn)不同行業(yè)領(lǐng)域的FPGA原型界面系統(tǒng)。軟件上也會開放更多的數(shù)據(jù)標(biāo)準(zhǔn)，對接現(xiàn)有行業(yè)標(biāo)準(zhǔn)的數(shù)據(jù)格式。同時，芯華章也會積極參與產(chǎn)業(yè)聯(lián)盟，共同推進實現(xiàn)國產(chǎn)EDA開放和協(xié)同的目標(biāo)。

EDA如何助力3D IC異構(gòu)集成

西門子EDA全球副總裁兼中國區(qū)總經(jīng)理凌琳介紹說，作為全球三大EDA工具廠商之一，西門子最早在臺積電的CoWoS和InFO封裝技術(shù)中提供解決方案。當(dāng)時基于板級或硅基的2.5/3D堆疊，西門子EDA第一時間延展出相應(yīng)的工具解決新的驗證難點 。其中包括Xpedition 系列的 XSI 和XPD，并基于golden signoff Calibre平臺的3DStack，其后又為3D堆疊測試推出了 Tessent 3DIC DFT解決方案。

西門子在3D-IC合作上，多次獲得臺積電Partners of the Year獎項。今年，三星SAFE (Samsung Advanced Foundry Ecosystem) 獎項，西門子的高密度先進封裝(High Density Advanced Packaging) 設(shè)計流程亦取下了Best Innovation Award。如今，多芯片設(shè)計越來越重要， EDA工具必須先行先試，在早期就與Foundries合作定義這樣的多芯片異構(gòu)集成EDA參照流程，這樣才能夠為整個半導(dǎo)體行業(yè)做出更大的貢獻。

西門子EDA全球副總裁兼中國區(qū)總經(jīng)理凌琳

3D IC也是新思部署的重點。許偉表示，3D IC是延續(xù)摩爾定律有效的途徑之一，過去幾年只停留在戰(zhàn)略宣傳，如今需求已經(jīng)真實爆發(fā)。它有三大典型場景，一是高性能計算，目前大量用到高帶寬的HBM存儲芯片，由于它還不是獨立的芯片因此需要堆疊的替代方案。第二是針對GPU、NPU這類先進的7nm\5nm芯片的接口，基本上在12納米會有更好的性價比，因此不同工藝節(jié)點的芯片需要放在一個封裝當(dāng)中。第三是網(wǎng)絡(luò)芯片規(guī)模大、對性能和功耗要求高、IP核復(fù)雜等，3D封裝能從系統(tǒng)層面讓芯片方案具備更多的靈活性。

新思從3D IC的單點工具出來，逐漸豐富了架構(gòu)、IP、封裝等技術(shù)工真，形成了統(tǒng)一的計算平臺3D IC Compiler，3DIC Compiler基于新思科技的Fusion Design Platform、世界級引擎和數(shù)據(jù)模型，在單一用戶環(huán)境下提供一個綜合性的端到端解決方案，具有針對先進多裸晶芯片系統(tǒng)設(shè)計的全套功能，令芯片設(shè)計開發(fā)在統(tǒng)一環(huán)境下通過可視化功能展現(xiàn)的2.5D/3D封裝直觀環(huán)境，邊分析邊設(shè)計，以此提高生產(chǎn)力。

在中國市場，新思科技與國產(chǎn)EDA行業(yè)的領(lǐng)軍企業(yè)芯和半導(dǎo)體推出3DIC先進封裝設(shè)計分析全流程”EDA平臺，通過集成新思科技3DIC Compiler與芯和Metis減少3DIC的設(shè)計迭代并加快收斂速度，幫助封裝設(shè)計和異構(gòu)集成架構(gòu)設(shè)計方面不斷實現(xiàn)創(chuàng)新。

系統(tǒng)級平臺是EDA未來方向

我們看到，無論是近幾年西門子EDA不斷的收購，還是新思、Cadence等EDA巨頭對平臺資源的整合，他們無一不是進行著平臺化的動作，這也預(yù)示著EDA未來的發(fā)展方向。

許偉表示，EDA設(shè)計的復(fù)雜度體現(xiàn)在從過去的單點物理性能指標(biāo)的優(yōu)化，轉(zhuǎn)移到以系統(tǒng)和應(yīng)用角度出發(fā)，對整個系統(tǒng)架構(gòu)、軟件、設(shè)計到設(shè)施甚至生命周期管理的整合，這一設(shè)計趨勢讓芯片產(chǎn)業(yè)成為未來數(shù)字產(chǎn)業(yè)的核心技術(shù)。因此，新思在過去幾年對軟件語言例如像C、C++、Python、Java等都進行了投資，如今許多系統(tǒng)級公司不僅使用新思的EDA、IP，也使用軟件安全和硬件系統(tǒng)，也就是通過系統(tǒng)合力來解決應(yīng)用問題。

數(shù)據(jù)顯示，F(xiàn)oundries客戶群體中系統(tǒng)公司每年的年復(fù)合增長率為70%，未來重大的芯片客戶可能不再是傳統(tǒng)的Fabless，而可能是系統(tǒng)公司。凌琳表示，芯片SoC只是系統(tǒng)當(dāng)中的子系統(tǒng)、超級系統(tǒng)的一部分，因此就需要EDA公司提供更加豐富的平臺化產(chǎn)品作為支撐。西門子數(shù)字化工業(yè)軟件不僅有EDA，還有生命周期管理工具、流程管理、機械仿真、熱分析，以及線束線纜等。當(dāng)Fabless客戶需要提供的數(shù)據(jù)算力越來越高，當(dāng)系統(tǒng)公司需要提供的解決方案是SystemofSystems時，軟件工具需要持續(xù)創(chuàng)新以支撐做更復(fù)雜的更多樣化的設(shè)計，這也是西門子一直努力的方向之一。

西門子EDA同時高度重視高抽象層次的設(shè)計和驗證。凌琳認(rèn)為，傳統(tǒng)上用RTL寫代碼，將來用RTL的佔比會越來越少，我們盡可能用C、C++、System C這種更高階的語言，更多的RTL工作交給工具和IP供應(yīng)商去完成，通過引入高階綜合方法來做AI算法，它比編碼工程師寫RTL代碼更快。西門子數(shù)字化工業(yè)軟件將會創(chuàng)新一個抽象層次更高、更貼近于系統(tǒng)級高階綜合的平臺解決方案，以更智能的方法更高效率地為芯片設(shè)計公司服務(wù)。

在這方面，國內(nèi)EDA公司也有自己的探索。楊曄表示，2021年芯華章打造出具備平臺化、智能化、云化底層構(gòu)架的解決方案，正式發(fā)布智V驗證平臺 (FusionVerify Platform)，擁有“協(xié)同、易用、高效”三大優(yōu)勢，能讓工具帶來1+1>2的驗證效益，有效地解決產(chǎn)業(yè)正面臨的兼容性挑戰(zhàn)，以及數(shù)據(jù)碎片化導(dǎo)致的驗證效率挑戰(zhàn)。