chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

晶體管很容易壞掉嗎

FPGA開源工作室 ? 來源:OpenIC ? 作者:OpenIC ? 2022-03-16 13:46 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在計算機的一生中,CPU壞的概率極小。正常使用的情況下,就算其他主要的電腦配件都壞了,CPU都不會壞。

CPU出現(xiàn)損壞的情況,多數(shù)都是外界原因。最主要的就是長期在超頻下工作,且散熱性差,引起電子熱遷移導致的損壞。

現(xiàn)在的個人電腦的更新?lián)Q代基本不是由于CPU損壞才換的,主要是因為軟件不斷的升級、越來越大,造作系統(tǒng)的垃圾越來越多導致卡頓,讓你無法忍受,才換電腦的。

CPU在出廠之前,是經過非常嚴格的測試的,甚至在設計之初,就要考慮測試的問題。可以從pre-silicon、post-silicon和硅的物理性質等方面來解釋這個問題。

1、CPU被做成產品之前被檢出缺陷

這一個階段也就是芯片tape out之后,應用到系統(tǒng)或者產品之前。

事實上,在現(xiàn)在的芯片設計中,在設計之初就已經為芯片的制造,測試,以及良率做考慮了。保證這一步能檢測出芯片的缺陷,主要是DFT+ATE來保證。當然也有一些公司會做DFD和DFM

DFT = Design For Test

DFD = Design For Debug

DFM = Design for Manufacture

DFT指的是在芯片的設計階段即插入各種用于提高芯片可測試性(包括可控制性和可觀測性)的硬件電路,通過這部分邏輯,生成測試向量,使測試大規(guī)模芯片變得容易的同時,盡量減少時間以節(jié)約成本。

DFT--可測性設計,按流程劃分,依然屬于設計階段(pre-silicon),只不過是為測試服務的。

而ATE(Auto Test Equipment )則是在流片之后,也就是post-silicon階段。

ATE測試就是為了檢查制造缺陷過程中的缺陷。芯片測試分兩個階段,一個是CP(Chip Probing)測試,也就是晶圓(Wafer)測試。另外一個是FT(Final Test)測試,也就是把芯片封裝好再進行的測試。

CP測試的目的就是在封裝前就把壞的芯片篩選出來,以節(jié)省封裝的成本。同時可以更直接的知道Wafer 的良率。CP測試可檢查fab廠制造的工藝水平?,F(xiàn)在對于一般的wafer成熟工藝,很多公司多把CP給省了,以減少CP測試成本。具體做不做CP測試,就是封裝成本和CP測試成本綜合考量的結果。

一片晶圓越靠近邊緣,die(一個小方格,也就是一個未封裝的芯片)出問題的概率越大。測出壞的芯片根據不同壞的情況不同,也會分bin,最終用作不同的用途。

所以在芯片被做成成品之前,每一片芯片都是經過量產測試才發(fā)貨給客戶的。

2、做成成品出廠以后,在使用過程中壞掉了

就單個晶體管來看,在正常使用過程中,真的那么容易壞掉嗎?其實不然。

硅由于物理性質穩(wěn)定,禁帶寬度高(1.12ev),而且用作芯片的硅是單晶硅,也很難發(fā)生化學反應,在非外力因素下,晶體管出問題的概率幾乎為零。

即使如此,芯片在出場前,還要經過一項測試,叫“老化測試”,是在高/低溫的爐里經過 135/25/-45攝氏度不同溫度以及時間的測試,以保證其穩(wěn)定性和可靠性。

根據芯片的使用壽命根據浴盆曲線(Bathtub Curve),分為三個階段,第一階段是初期失效:一個高的失效率。由制造,設計等原因造成。第二階段是本征失效:非常低的失效率,由器件的本征失效機制產生。第三個階段:擊穿失效,一個高的失效率。而在計算機正常使用的時候,是處在第二階段,失效的概率非常小。

但是,耐不住有上百億個晶體管啊。..。.. 所以,還是有壞的概率的。

就算是某個晶體管壞了,芯片設計中會引入容錯性設計,容錯性設計又可以從軟件和硬件兩個方面來實施。

比如多核CPU可以通過軟件屏蔽掉某個壞的核心,ATE測試后根據不同缺陷分bin的芯片,也會用在不同的產品上,畢竟流片是十分昂貴的。比如Intel的i3,i5,i7等。當然,也不是所有的i3都是i5、i7檢測出來的壞片。

再比如存儲器中一般存在冗余的信號線和單元,通過檢查發(fā)現(xiàn)有問題的單元,從而用冗余的模塊替換有缺陷的模塊,保證存儲的正常使用。

比如下面橙色的為冗余的memory,紅色的是壞的memory,我們便可以通過算法把紅色memory的地址映射到橙色備用的一個memory上。

芯片測試是極其重要的一環(huán),有缺陷的芯片能發(fā)現(xiàn)的越早越好。如果把壞的芯片發(fā)給客戶,不僅損失巨大,對公司的聲譽也會造成負面的影響。

在芯片領域有個十倍定律,從設計--》制造--》封裝測試--》系統(tǒng)級應用,每晚發(fā)現(xiàn)一個環(huán)節(jié),芯片公司付出的成本將增加十倍?。?!

高質量的測試是由DFT,ATE,diagnosis,EDA等多方面協(xié)作完成的,尤其在超大規(guī)模集成電路時代,測試變得越來越難,越來越重要,其開銷在整個芯片流程中也占有很大的比重。芯片作為工業(yè)皇冠上的明珠,所有電子系統(tǒng)的大腦,是萬萬不能出問題的!

原文標題:CPU 為什么很少會壞?

文章出處:【微信公眾號:FPGA開源工作室】歡迎添加關注!文章轉載請注明出處。

審核編輯:彭菁
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    462

    文章

    53574

    瀏覽量

    459411
  • 封裝
    +關注

    關注

    128

    文章

    9149

    瀏覽量

    147917
  • 晶體管
    +關注

    關注

    78

    文章

    10277

    瀏覽量

    146355

原文標題:CPU 為什么很少會壞?

文章出處:【微信號:leezym0317,微信公眾號:FPGA開源工作室】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    晶體管入門:BJT 與 MOSFET 的控制差異#晶體管 #BJT #MOSFET? #場效應 #電子放大

    晶體管
    安泰小課堂
    發(fā)布于 :2025年12月05日 17:20:57

    MUN5136數(shù)字晶體管技術解析與應用指南

    onsemi MUN5136數(shù)字晶體管旨在取代單個器件及其外部電阻偏置網絡。這些數(shù)字晶體管包含一個晶體管和一個單片偏置網絡,單片偏置網絡由兩個電阻器組成,一個是串聯(lián)基極電阻器,另一個是基極-發(fā)射極
    的頭像 發(fā)表于 11-24 16:27 ?479次閱讀
    MUN5136數(shù)字<b class='flag-5'>晶體管</b>技術解析與應用指南

    電壓選擇晶體管應用電路第二期

    電壓選擇晶體管應用電路第二期 以前發(fā)表過關于電壓選擇晶體管的結構和原理的文章,這一期我將介紹一下電壓選擇晶體管的用法。如圖所示: 當輸入電壓Vin等于電壓選擇晶體管QS的柵極控制電壓時
    發(fā)表于 11-17 07:42

    0.45-6.0 GHz 低噪聲晶體管 skyworksinc

    電子發(fā)燒友網為你提供()0.45-6.0 GHz 低噪聲晶體管相關產品參數(shù)、數(shù)據手冊,更有0.45-6.0 GHz 低噪聲晶體管的引腳圖、接線圖、封裝手冊、中文資料、英文資料,0.45-6.0
    發(fā)表于 09-18 18:33
    0.45-6.0 GHz 低噪聲<b class='flag-5'>晶體管</b> skyworksinc

    多值電場型電壓選擇晶體管結構

    多值電場型電壓選擇晶體管結構 為滿足多進制邏輯運算的需要,設計了一款多值電場型電壓選擇晶體管。控制二進制電路通斷需要二進制邏輯門電路,實際上是對電壓的一種選擇,而傳統(tǒng)二進制邏輯門電路通常比較復雜
    發(fā)表于 09-15 15:31

    晶體管光耦的工作原理

    晶體管光耦(PhotoTransistorCoupler)是一種將發(fā)光器件和光敏器件組合在一起的半導體器件,用于實現(xiàn)電路之間的電氣隔離,同時傳遞信號或功率。晶體管光耦的工作原理基于光電效應和半導體
    的頭像 發(fā)表于 06-20 15:15 ?642次閱讀
    <b class='flag-5'>晶體管</b>光耦的工作原理

    下一代高速芯片晶體管解制造問題解決了!

    在半導體工藝演進到2nm,1nm甚至0.7nm等節(jié)點以后,晶體管結構該如何演進?2017年,imec推出了叉片晶體管(forksheet),作為環(huán)柵(GAA)晶體管的自然延伸。不過,產業(yè)對其可制造
    發(fā)表于 06-20 10:40

    無結場效應晶體管詳解

    當代所有的集成電路芯片都是由PN結或肖特基勢壘結所構成:雙極結型晶體管(BJT)包含兩個背靠背的PN 結,MOSFET也是如此。結型場效應晶體管(JFET) 垂直于溝道方向有一個 PN結,隧道穿透
    的頭像 發(fā)表于 05-16 17:32 ?1001次閱讀
    無結場效應<b class='flag-5'>晶體管</b>詳解

    什么是晶體管?你了解多少?知道怎樣工作的嗎?

    晶體管(Transistor)是一種?半導體器件?,用于?放大電信號?、?控制電流?或作為?電子開關?。它是現(xiàn)代電子技術的核心元件,幾乎所有電子設備(從手機到超級計算機)都依賴晶體管實現(xiàn)功能。以下
    的頭像 發(fā)表于 05-16 10:02 ?3520次閱讀

    多值電場型電壓選擇晶體管#微電子

    晶體管
    jf_67773122
    發(fā)布于 :2025年04月17日 01:40:24

    多值電場型電壓選擇晶體管結構

    多值電場型電壓選擇晶體管結構 為滿足多進制邏輯運算的需要,設計了一款多值電場型電壓選擇晶體管??刂贫M制電路通斷需要二進制邏輯門電路,實際上是對電壓的一種選擇,而傳統(tǒng)二進制邏輯門電路通常比較復雜
    發(fā)表于 04-15 10:24

    晶體管電路設計(下)

    晶體管,F(xiàn)ET和IC,F(xiàn)ET放大電路的工作原理,源極接地放大電路的設計,源極跟隨器電路設計,F(xiàn)ET低頻功率放大器的設計與制作,柵極接地放大電路的設計,電流反饋型OP放大器的設計與制作,進晶體管
    發(fā)表于 04-14 17:24

    晶體管電路設計(下) [日 鈴木雅臣]

    本書主要介紹了晶體管,F(xiàn)ET和Ic,F(xiàn)ET放大電路的工作原理,源極接地放大電路的設計,源極跟隨電路的設計,F(xiàn)ET低頻功率放大器的設計和制作,柵極接地放大電路的設計,電流反饋行型op放大器的設計與制作
    發(fā)表于 03-07 13:55

    晶體管電路設計與制作

    這本書介紹了晶體管的基本特性,單電路的設計與制作, 雙管電路的設計與制作,3~5電路的設計與制作,6以上電路的設計與制作。書中具體內容有:直流工作解析,交流工作解析,接地形式,單
    發(fā)表于 02-26 19:55

    互補場效應晶體管的結構和作用

    隨著半導體技術不斷逼近物理極限,傳統(tǒng)的平面晶體管(Planar FET)、鰭式場效應晶體管(FinFET)從平面晶體管到FinFET的演變,乃至全環(huán)繞柵或圍柵(GAA
    的頭像 發(fā)表于 01-24 10:03 ?4242次閱讀
    互補場效應<b class='flag-5'>晶體管</b>的結構和作用