AXI4-Stream去掉了地址項(xiàng),允許無(wú)限制的數(shù)據(jù)突發(fā)傳輸規(guī)模;

二、握手機(jī)制
只有當(dāng)VALID和READY同時(shí)為高時(shí),才能進(jìn)行傳輸。
VALID和READY信號(hào)的先后順序有一下三種形式:

2.1VALID早于READY信號(hào)

2.2READY信號(hào)早于VALID信號(hào)

2.3 VALID信號(hào)與READY信號(hào)同時(shí)
三、基本事務(wù)
AXI4-Stream跟AXI4的區(qū)別就是AXI4-Stream去除了地址線(xiàn),這樣就不涉及讀寫(xiě)數(shù)據(jù)的概念了,只有簡(jiǎn)單的發(fā)送與接收說(shuō)法,減少了延時(shí)。由于AXI4-Stream協(xié)議(amba4_axi4_stream_v1_0_protocol_spec.pdf)沒(méi)有時(shí)序圖,因此,我使用XILINX公司的產(chǎn)品指導(dǎo)手冊(cè)(pg007_srio_gen2_v3_1.pdf)里的一個(gè)時(shí)序圖來(lái)演示AXI4-Stream各個(gè)信號(hào)的關(guān)系。如下圖所示:

上圖中,tready信號(hào)一直處于高電平,表示從設(shè)備做好了接收數(shù)據(jù)準(zhǔn)備。tvalid變?yōu)楦唠娖降耐瑫r(shí),tdata、tkeep、tuser也同時(shí)進(jìn)行發(fā)送。在tdata最后一個(gè)字節(jié)數(shù)據(jù)時(shí),tlast發(fā)送一個(gè)高電平脈沖。數(shù)據(jù)發(fā)送完成后,tvalid變?yōu)榈碗娖健_@樣一次傳輸就完成了。
審核編輯 :李倩
-
信號(hào)
+關(guān)注
關(guān)注
11文章
2908瀏覽量
79870 -
Stream
+關(guān)注
關(guān)注
0文章
21瀏覽量
8232
原文標(biāo)題:AXI4-Stream協(xié)議總結(jié)
文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
Xilinx高性能低延時(shí)8通道PCIe-DMA控制器IP,SGDMA,QDMA,CDMA,RDMA, V4L2驅(qū)動(dòng),高速視頻采集, 高速AD采集
利用開(kāi)源uart2axi4實(shí)現(xiàn)串口訪(fǎng)問(wèn)axi總線(xiàn)
使用AXI4接口IP核進(jìn)行DDR讀寫(xiě)測(cè)試
RDMA設(shè)計(jì)4:技術(shù)需求分析2
Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實(shí)現(xiàn),AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0
關(guān)于AXI Lite無(wú)法正常握手的問(wèn)題
RDMA簡(jiǎn)介8之AXI分析
RDMA簡(jiǎn)介9之AXI 總線(xiàn)協(xié)議分析2
RDMA簡(jiǎn)介8之AXI 總線(xiàn)協(xié)議分析1
NVMe IP之AXI4總線(xiàn)分析
NVMe簡(jiǎn)介之AXI總線(xiàn)
NVMe協(xié)議簡(jiǎn)介之AXI總線(xiàn)
高速SSD存儲(chǔ)系統(tǒng)中數(shù)據(jù)緩存控制器整體頂層設(shè)計(jì)
一文詳解Video In to AXI4-Stream IP核
關(guān)于AXI4-Stream協(xié)議總結(jié)分享
評(píng)論