chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

行業(yè)資訊 I 一文了解通用小芯片互聯(lián)技術 (UCIe) 標準

深圳(耀創(chuàng))電子科技有限公司 ? 2022-10-18 09:31 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

今年三月,英特爾、AMD、Arm、兩家領先的代工廠、Google Cloud、Meta、高通和 ASE 宣布,他們正在建立一種新的小芯片(chiplet)互聯(lián)開放標準,名為通用小芯片互聯(lián)技術(Universal Chiplet Interconnect Express,UCIe),旨在標準化小芯片的構建和相互通信方式。

過去幾年的一大趨勢是業(yè)內越來越多地使用多裸片先進封裝,作為構建硅基系統(tǒng)的一種方式,通常稱為系統(tǒng)級封裝(Systems-in-Package,SiP)。目前,小芯片 (chiplet) 之間的通信沒有什么重大的技術挑戰(zhàn),至少沒有超出電路板上芯片通信的既有挑戰(zhàn)。而在沒有任何標準的情況下,所有 SiP 上的裸片都來自同一家公司(盡管通常是在多個半導體工藝節(jié)點上)。值得注意地, HBM 是一個例外(還有 HBM2 和 HBM3),JEDEC 參與了標準制定,Micron 等制造商提供了裸片堆棧,以便整合到基于高級封裝的設計中。

Universal Chiplet Interconnect Express (UCIe) 標準

只有當標準得到普遍采用時,才能最大程度體現(xiàn)其價值。因此,對于建立小芯片互聯(lián)開放標準,最重要的是哪些公司宣布加入其中。前文已經提到,最初的簽署名單是:

英特爾、AMD、Arm、兩家領先的代工廠、Google Cloud、Meta、高通和 ASE

在這些公司中,哪些公司實際上提供了符合標準的裸片,還有待觀察。當然,Arm 不生產芯片,代工廠也不設計芯片;但也許有一天,將有可能制造一個搭載英特爾 x86 處理器、Google TPU 和高通 5G 調制解調器的 SiP,并且所有這些都整合在同一個封裝中。

IP 公司沒有受邀參加最初的官宣活動,可能是因為需要邀請的半導體和系統(tǒng)公司已經足夠多。但我們將調整我們的 D2D(Die-to-Die)互連來遵循該標準——這樣說應該并不唐突。

顯然,UCIe 將效仿 PCIe(二者的名字都很相似)。PCIe 已經使大量供應商能夠制造可以成功協(xié)同工作的電路板和芯片;同樣,UCIe的目標則是使不同制造商的小芯片之間能夠有類似水平的互操作性。至于什么樣的商業(yè)環(huán)境能夠促成這一目標,還有待觀察。

至少,未來將應該有可能從多家公司購買裸片,并由這些公司制造裸片,然后當把這些裸片組裝在一個先進多裸片封裝時,它們可以順利協(xié)同工作。進一步說,未來將可能有公司配備現(xiàn)成的裸片庫存,從而消除等待生產這一過程。而更為理想的是,未來將可能有分銷商(或新公司類型)擁有來自多個制造商的裸片庫存,就像他們現(xiàn)在擁有封裝好的元件一樣。

6db25568-4cb9-11ed-b116-dac502259ad0.jpg

開發(fā) D2D 互連的一個重要動機是,它比 PCB 上的芯片外連接具有更高的性能和更低的功耗。事實上,最初的產品發(fā)布承諾能夠以 1/20 的功耗獲得 20 倍的性能(見上圖的新聞稿)。

與 PCIe(和 USB)一樣,UCIe 標準最初的開發(fā)工作是由英特爾完成的,然后他們將該標準捐贈給后來成立的 UCIe 聯(lián)盟。與其最為相似的的標準實際上是高級互連總線 (Advanced Interconnect Bus ,AIB),最初也是由英特爾開發(fā)而后捐贈給CHIPS 聯(lián)盟;CHIPS 全稱為“Common Hardware for Interfaces, Processors, and Systems(接口、處理器和系統(tǒng)的通用硬件)”,專注于開源的硬件和工具。

UCIe 顯然不僅僅是英特爾的標準,這一點可以從最初通告的簽署名單中看出。能讓英特爾、AMD 和 Arm 聯(lián)手合作,這件事必然意義重大。該規(guī)范包括物理層(電信號標準)和上面的協(xié)議層,并且詳細說明了支持的 bump 間距,這間接指定了可以使用的先進封裝技術。

6dd6b520-4cb9-11ed-b116-dac502259ad0.png

上表對初始標準中的數(shù)字進行了更深入的分析。

在白皮書《Universal Chiplet Interconnect Express (UCIe): Building an Open Chiplet Ecosystem(UCIe:構建開放的芯片生態(tài)系統(tǒng))》中,有這樣一段總結:

《UCIe:構建開放的芯片生態(tài)系統(tǒng)》

業(yè)界對一個開放的小芯片生態(tài)系統(tǒng)有巨大的需求,它將釋放整個計算連續(xù)體的創(chuàng)新。UCIe 1.0 提供了極高的能效和極具性價比的性能。事實上,它是一個具有即插即用模式的開放標準,以多個成功的標準為藍本,并由一群最合適不過的行業(yè)領導者推出,這將確保該標準被廣泛采用。我們預計下一代創(chuàng)新將發(fā)生在小芯片層面,而使小芯片組合能夠提供不同功能以供客戶選擇,將充分滿足客戶的應用要求。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    462

    文章

    53179

    瀏覽量

    453674
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    行業(yè)資訊 I AI已來 全自動智能系統(tǒng)設計還有多遠

    “現(xiàn)在有超過50%的芯片設計會借助代理式AI工具來加速產品上市時間,預計未來2年這比例將迅速增加到超過80%?!苯?,在CadenceLIVEChina2025中國用戶大會期間,Cadence高級
    的頭像 發(fā)表于 09-30 20:48 ?249次閱讀
    <b class='flag-5'>行業(yè)資訊</b> <b class='flag-5'>I</b> AI已來 全自動智能系統(tǒng)設計還有多遠

    行業(yè)資訊 I 當中國芯開上無人車 場AI芯片與智駕的競速

    不迷路從“缺芯少魂”到“上車入?!保瑖aAI芯片正悄悄踩下智駕的“氮氣加速鍵”。但問題是——我們到底是在彎道超車,還是在懸崖飆車?場三足鼎立+長尾逆襲的暗戰(zhàn)國產AI芯片早已不是“PPT造芯”的年代
    的頭像 發(fā)表于 09-26 23:32 ?2406次閱讀
    <b class='flag-5'>行業(yè)資訊</b> <b class='flag-5'>I</b> 當中國芯開上無人車 <b class='flag-5'>一</b>場AI<b class='flag-5'>芯片</b>與智駕的競速

    行業(yè)資訊 I 半導體設備行業(yè)“熱”背后的冷思考

    摘要:光刻機、晶圓制造量測設備、化學氣相沉積設備、離子注入機、晶圓涂膠顯影機、探針測試臺…這些關鍵設備國產化率仍不足5%。當前,中國半導體設備產業(yè)正處在個前所未有的戰(zhàn)略機遇期與攻堅期。在外部技術
    的頭像 發(fā)表于 09-26 23:32 ?532次閱讀
    <b class='flag-5'>行業(yè)資訊</b> <b class='flag-5'>I</b> 半導體設備<b class='flag-5'>行業(yè)</b>“熱”背后的冷思考

    技術資訊 I 基于芯粒(小晶片)的架構掀起汽車設計革命

    隨著汽車行業(yè)快速增長,全球芯片市場對高性能芯片的需求大幅上漲。這增長主要源于高級駕駛輔助系統(tǒng)(ADAS)、電動汽車(EV)和智能網(wǎng)聯(lián)汽車的普及。這些
    的頭像 發(fā)表于 09-12 16:08 ?353次閱讀
    <b class='flag-5'>技術</b><b class='flag-5'>資訊</b> <b class='flag-5'>I</b> 基于芯粒(小晶片)的架構掀起汽車設計革命

    奇異摩爾Die-to-Die片內互聯(lián)方案持續(xù)升級

    當AI大模型參數(shù)規(guī)模突破萬億級別,傳統(tǒng)單芯片設計遭遇物理極限。芯粒技術通過模塊化組合突破瓶頸,而芯片互聯(lián)帶寬成為決定性因素之。近期,
    的頭像 發(fā)表于 08-18 16:50 ?1203次閱讀
    奇異摩爾Die-to-Die片內<b class='flag-5'>互聯(lián)</b>方案持續(xù)升級

    新思科技UCIe IP解決方案實現(xiàn)片上網(wǎng)絡互連

    通用芯?;ミB技術UCIe)為半導體行業(yè)帶來了諸多可能性,在Multi-Die設計中實現(xiàn)了高帶寬、低功耗和低延遲的Die-to-Die連接。它支持定制HBM(cHBM)等創(chuàng)新應用,滿足
    的頭像 發(fā)表于 08-04 15:17 ?1974次閱讀

    看點:曝OpenAI與甲骨加碼“星際之門” 富士康要求中國員工從印度撤離 微軟放慢AI芯片開發(fā):專注務實設計

    給大家?guī)?b class='flag-5'>一些行業(yè)資訊: 曝OpenAI與甲骨加碼“星際之門” 據(jù)外媒報道,OpenAI已同意從甲骨文公司的數(shù)據(jù)中心租用大量計算能力,作為“星際之門”(Stargate)計劃的部分
    的頭像 發(fā)表于 07-03 13:56 ?466次閱讀

    技術資訊 I 完整的 UCIe 信號完整性分析流程和異構集成合規(guī)性檢查

    3D異質集成(3DHI)技術可將不同類型、垂直堆疊的半導體芯片或芯粒(chiplet)集成在起,打造高性能系統(tǒng)。因此,處理器、內存和射頻等不同功能可以集成到單個芯片或封裝上,從而提高
    的頭像 發(fā)表于 06-13 16:27 ?359次閱讀
    <b class='flag-5'>技術</b><b class='flag-5'>資訊</b> <b class='flag-5'>I</b> 完整的 <b class='flag-5'>UCIe</b> 信號完整性分析流程和異構集成合規(guī)性檢查

    波峰焊技術入門:原理、應用與行業(yè)標準

    行業(yè)標準國際上,關于波峰焊技術標準主要由國際電工委員會(IEC)和國際標準化組織(ISO)制定。例如,IEC 61191 系列標準涵蓋了
    發(fā)表于 05-29 16:11

    帶你了解芯片開封技術

    芯片開封的定義芯片開封,即Decap,是種對完整封裝的集成電路(IC)芯片進行局部處理的工藝。其目的是去除芯片的封裝外殼,暴露出
    的頭像 發(fā)表于 04-07 16:01 ?858次閱讀
    帶你<b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>了解</b><b class='flag-5'>芯片</b>開封<b class='flag-5'>技術</b>

    解析工業(yè)互聯(lián)網(wǎng)

    電子發(fā)燒友網(wǎng)站提供《解析工業(yè)互聯(lián)網(wǎng).pptx》資料免費下載
    發(fā)表于 02-20 16:42 ?1次下載

    新思科技與英特爾攜手完成UCIe互操作性測試

    IP(知識產權)的40G UCIe解決方案。這成果標志著新思科技在Multi-Die(多芯片組件)解決方案領域取得了重大進展,進步鞏固了其在技術
    的頭像 發(fā)表于 02-18 14:18 ?650次閱讀

    Alpahwave Semi推出全球首個64Gbps UCIe D2D互聯(lián)IP子系統(tǒng)

    Semi在高速互聯(lián)技術領域的又次飛躍。 據(jù)Alpahwave Semi介紹,其第三代64Gbps UCIe D2D IP子系統(tǒng)是在此前24Gbps、36Gbps兩代
    的頭像 發(fā)表于 12-25 14:49 ?956次閱讀

    MATLA B助力數(shù)字與模擬芯片設計:高效實現(xiàn)HLS、UCIe和UVM

    ? 本文將分享 MathWorks 參與 中國集成電路設計業(yè)高峰論壇暨展覽會 ICCAD-Expo 的展臺展示以及發(fā)表主題演講《MATLAB 加速數(shù)字和模擬芯片設計--高效實現(xiàn) HLS、UCIe
    的頭像 發(fā)表于 12-20 11:11 ?1040次閱讀
    MATLA B助力數(shù)字與模擬<b class='flag-5'>芯片</b>設計:高效實現(xiàn)HLS、<b class='flag-5'>UCIe</b>和UVM

    最新Chiplet互聯(lián)案例解析 UCIe 2.0最新標準解讀

    與底層基礎芯片封裝在起,形成個系統(tǒng)級芯片。 ? ? 在單個芯片內部,基于Chiplet架構的IO Die、Die-to-Die
    的頭像 發(fā)表于 11-05 11:39 ?2811次閱讀
    最新Chiplet<b class='flag-5'>互聯(lián)</b>案例解析 <b class='flag-5'>UCIe</b> 2.0最新<b class='flag-5'>標準</b>解讀