《半導(dǎo)體芯科技》編譯

來(lái)源：EENEWS EUROPE

新思科技（Synopsys）表示，其客戶已在臺(tái)積電2nm工藝上流片了多款芯片，同時(shí)對(duì)模擬和數(shù)字設(shè)計(jì)流程進(jìn)行了認(rèn)證。

新思科技表示，臺(tái)積電2nm N2納米片工藝的數(shù)字設(shè)計(jì)流程正在實(shí)現(xiàn)多次流片，而模擬設(shè)計(jì)流程已在多個(gè)設(shè)計(jì)啟動(dòng)中采用。預(yù)計(jì)將于2024年提供樣品。

這是在領(lǐng)先工藝上同時(shí)提供模擬設(shè)計(jì)流程和庫(kù)與數(shù)字設(shè)計(jì)流程和庫(kù)的重大舉措，特別是從FINFET晶體管轉(zhuǎn)向納米片、全柵（GAA）器件之際。由此需要新的設(shè)計(jì)和驗(yàn)證工具，該類設(shè)備是由Ansys和是德科技（Keysight）開發(fā)的。

設(shè)計(jì)流程采用Synopsys.ai全棧人工智能驅(qū)動(dòng)的EDA套件以及正在開發(fā)的接口IP，以降低集成風(fēng)險(xiǎn)并加快時(shí)間。該技術(shù)主要是針對(duì)高性能計(jì)算PC、AI和移動(dòng)SoC。

包括Synopsys DSO.ai在內(nèi)的AI驅(qū)動(dòng)設(shè)計(jì)技術(shù)應(yīng)用于優(yōu)化2nm N2設(shè)計(jì)，以提高功耗、性能和面積。

臺(tái)積電設(shè)計(jì)基礎(chǔ)設(shè)施管理部門負(fù)責(zé)人Dan Kochpatcharin表示：“先進(jìn)SoC設(shè)計(jì)的高質(zhì)量結(jié)果和更快的上市時(shí)間是臺(tái)積電和新思科技長(zhǎng)期合作的目標(biāo)?！?/p>

“我們與新思科技等設(shè)計(jì)生態(tài)系統(tǒng)合作伙伴密切合作，為臺(tái)積電最先進(jìn)的工藝技術(shù)提供全方位的一流解決方案，為我們共同的客戶提供明顯的優(yōu)勢(shì)，滿足高性能應(yīng)用的芯片需求，同時(shí)擁有經(jīng)過(guò)驗(yàn)證的路徑可以將設(shè)計(jì)從一個(gè)節(jié)點(diǎn)快速遷移到另一個(gè)節(jié)點(diǎn)。”

新思科技EDA集團(tuán)戰(zhàn)略與產(chǎn)品管理副總裁Sanjay Bali表示：“臺(tái)積電N2工藝的新思科技數(shù)字和模擬設(shè)計(jì)流程代表了新思科技在整個(gè)EDA堆棧中的重大投資，可幫助設(shè)計(jì)人員快速啟動(dòng)N2設(shè)計(jì)，通過(guò)不斷提高的功耗、性能和芯片密度來(lái)區(qū)分其SoC，并加快上市速度。我們與臺(tái)積電密切合作，通過(guò)每一代臺(tái)積電工藝技術(shù)，提供客戶創(chuàng)新和增強(qiáng)競(jìng)爭(zhēng)優(yōu)勢(shì)所需的獨(dú)有EDA和IP解決方案?！?/p>

新思科技模擬流程可實(shí)現(xiàn)在臺(tái)積電先進(jìn)工藝上從一個(gè)節(jié)點(diǎn)到另一個(gè)節(jié)點(diǎn)的設(shè)計(jì)的高效重用。作為經(jīng)過(guò)認(rèn)證的EDA流程的一部分，新思科技提供可共同操作的工藝設(shè)計(jì)套件（iPDK）和Synopsys IC驗(yàn)證器物理驗(yàn)證，以進(jìn)行全芯片物理簽核。

Ansys和是德科技針對(duì)TSMC N4P RF FinFET工藝開發(fā)了RF設(shè)計(jì)參考流程，并具有運(yùn)行速度低至2nm的可共同操作的iPDK。

模擬設(shè)計(jì)遷移流程可跨，N4P、N3E和N2工藝技術(shù)使用。模擬設(shè)計(jì)遷移流程是新思科技定制設(shè)計(jì)系列的一部分，包括基于機(jī)器學(xué)習(xí)的原理圖和基于模板的布局遷移解決方案，可加快整體模擬設(shè)計(jì)遷移任務(wù)的速度。

這些設(shè)備集成了寄生感知、優(yōu)化的人工智能驅(qū)動(dòng)，有助于克服調(diào)整模擬設(shè)計(jì)以滿足所有規(guī)格通常需要的手動(dòng)和迭代工作。利用該流程，工程師可以在新技術(shù)節(jié)點(diǎn)中優(yōu)化其設(shè)計(jì)，同時(shí)節(jié)省數(shù)周的工程時(shí)間和精力。

Bali表示：“芯片復(fù)雜性的增加、工程資源的限制以及更嚴(yán)格的交付窗口正在推動(dòng)公司采用人工智能驅(qū)動(dòng)的解決方案，以幫助加快結(jié)果質(zhì)量并縮短取得結(jié)果的時(shí)間。”

“我們與臺(tái)積電進(jìn)行合作，在臺(tái)積電N4P、N3E和N2工藝的模擬設(shè)計(jì)遷移流程上，使共同客戶能夠通過(guò)從節(jié)點(diǎn)到節(jié)點(diǎn)的高效遷移來(lái)實(shí)現(xiàn)巨大的生產(chǎn)力提升?！?/p>

目前，經(jīng)過(guò)認(rèn)證的EDA流程現(xiàn)已推出。

審核編輯 黃宇