Xilinx Zynq?-7000
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
Xilinx
+關注
關注
73文章
2192瀏覽量
129811 -
Zynq
+關注
關注
10文章
625瀏覽量
49205
發(fā)布評論請先 登錄
相關推薦
熱點推薦
基于AXI DMA IP核的DDR數(shù)據(jù)存儲與PS端讀取
添加Zynq Processing System IP核，配置DDR控制器和時鐘。7000系列的Zynq可以參考正點原子DMA回環(huán)測試設置。
FPGA技術探討：ZYNQ7020核心板的歷程、技術及國產(chǎn)化
Xilinx（現(xiàn)為AMD旗下公司）是FPGA技術的奠基者和全球領導者。 它通過從FPGA到All Programmable SoC（如ZYNQ），再到ACAP（如Versal）的持續(xù)創(chuàng)新，不斷推動著
雙Zynq MPSoC PS側(cè)PCIe高速DMA互連解決方案
在涉及Xilinx Zynq UltraScale+ MPSoC的項目中，實現(xiàn)設備間高速、低延遲的數(shù)據(jù)傳輸往往是核心需求之一。PCIe（尤其PS側(cè)）結(jié)合DMA（直接內(nèi)存訪問）正是滿足這類需求的理想技術方案。
Zynq7100 BSP移植，MSH終端不能正確顯示是為什么？
由于新版本的RT Thread的BSP不再提供Zynq7000的支持。所以同事從RT Thread(4.0.3)中的Zynq7000移植了一份Zynq 7100的BSP。但是MSH終端和串口輸出
發(fā)表于 09-19 06:26
fpga開發(fā)板 璞致ZYNQ 7000 系列之 PZ7035/PZ7045/PZ7100-FH 核心板與開發(fā)板用戶手冊
本文介紹了Xilinx Zynq-7000系列可擴展處理平臺及其開發(fā)板應用。Zynq-7000采用雙核ARM Cortex-A9處理器與28nm FPGA架構，支持高性能嵌入式開發(fā)。開發(fā)板采用核心板
【米爾-安路MYD-YM90X 創(chuàng)意秀】點燈也是入門絕活
DR1系列，是集成了雙核ARM Cortex-A35@1GHz 的FPGA，或者說SoC FPGA，對標的就是我們熟悉的Xilinx ZYNQ 7000 SoC FPGA。
安路MYC-YM90X
發(fā)表于 08-10 22:10
Zynq-7000 SoC與7系列設備內(nèi)存接口解決方案數(shù)據(jù)手冊
關于 AMD/Xilinx 7系列FPGA存儲器接口解決方案（UG586） 的用戶指南，其主要內(nèi)容和技術要點可概括如下：1. 文檔定位與核心內(nèi)容定位：該文檔是7系列FPGA中存儲接口控制器的官方
發(fā)表于 07-28 16:17
?3次下載
ZYNQ FPGA的PS端IIC設備接口使用
zynq系列中的FPGA，都會自帶兩個iic設備，我們直接調(diào)用其接口函數(shù)即可運用。使用xilinx官方提供的庫函數(shù)，開發(fā)起來方便快捷。
Zynq7000處理器的配置詳解
添加好ZYNQ7 Processing System IP核后，需要對其進行配置，雙擊彈出如下窗口。綠色部分表示ZYNQ PS部分中可配置的項目，可以雙擊轉(zhuǎn)向相應的設置界面，也可以直接在左邊的導航列表中選擇。
從零開始馴服Linux（一）：ZYNQ-Linux啟動文件構建全解析
的開源軟件、驅(qū)動、工具和庫，減少開發(fā)成本并加速開發(fā)周期。最后，ZYNQ的開發(fā)環(huán)境（如Xilinx的Petalinux）對Linux的支持非常好，同時也可以利用如GDB、JTAG等調(diào)試工具進行開發(fā)，便于
發(fā)表于 03-20 16:48
zynq通過什么接口去控制DLP？
我是用ZYNQ控制DLP，DLP的投影，給sensor采集。我的問題是zynq通過什么接口去控制DLP。DLP和sensor沒有物理連接，sensor會直接拍DLP的投影
發(fā)表于 02-21 06:56
ZYNQ基礎---AXI DMA使用
前言 在ZYNQ中進行PL-PS數(shù)據(jù)交互的時候，經(jīng)常會使用到DMA，其實在前面的ZYNQ學習當中，也有學習過DMA的使用，那就是通過使用自定義的IP，完成HP接口向內(nèi)存寫入和讀取數(shù)據(jù)的方式。同樣
基于Xilinx ZYNQ7000 FPGA嵌入式開發(fā)實戰(zhàn)指南
電子發(fā)燒友網(wǎng)站提供《基于Xilinx ZYNQ7000 FPGA嵌入式開發(fā)實戰(zhàn)指南.pdf》資料免費下載
發(fā)表于 12-10 15:31
?39次下載
調(diào)試Xilinx Zynq + ADS58C48，ADC使用的是LVDS模式，ADC不能正常工作怎么解決？
我正在調(diào)試Xilinx Zynq + ADS58C48，ADC使用的是LVDS模式，ADC不能正常工作。有以下幾點問題：
1）通過Xilinx FPGA差分原語輸給ADC一個10MHz的差分時
發(fā)表于 12-10 07:34
工商網(wǎng)監(jiān)
評論