該LMK00301是一款 3 GHz、10 輸出差分扇出緩沖器，用于高頻、低抖動時鐘和數(shù)據(jù)分配以及電平轉(zhuǎn)換。輸入時鐘可以從兩個通用輸入或一個晶體輸入中選擇。選定的輸入時鐘分配給兩組五個差分輸出和一個LVCMOS輸出。兩個差分輸出組可以獨立配置為 LVPECL、LVDS 或 HCSL 驅(qū)動器，也可以禁用。LVCMOS 輸出具有同步使能輸入，可在使能或禁用時實現(xiàn)無欠幅脈沖作。該LMK00301采用3.3 V內(nèi)核電源和三個獨立的3.3 V或2.5 V輸出電源供電。

該LMK00301具有高性能、多功能性和能效，非常適合替代固定輸出緩沖器器件，同時增加系統(tǒng)中的時序裕量。該LMK00301提供了一種設計旋轉(zhuǎn)，即LMK00301A，在核心和輸出電源域之間沒有電源排序要求。
*附件：lmk00301.pdf

特性

• 3：1 輸入多路復用器
  • 兩個通用輸入工作頻率高達 3.1 GHz，并接受 lvpecl、lvds、cml、sstl、hstl、hcsl 或單端時鐘
  • 一個晶體輸入接受 10 MHz 至 40 MHz 晶體或單端時鐘
• 兩個組，每個組有五個差分輸出
  • LVPECL、LVDS、HCSL 或 Hi-Z（可按組選擇）
  • 156.25 MHz 時鐘源的 lmk03806 時鐘源的 LVPECL 加性抖動：
    • 20 fs RMS（10 kHz 至 1 MHz）
    • 51 fs RMS（12 kHz 至 20 MHz）
• 頻率范圍：
  • LVPECL（直流至 3100 MHz）
  • LVDS（直流至2100 MHz）
  • HCSL（直流至 800 MHz）
  • LVCMOS（直流至250 MHz）
• 高PSRR：156.25 MHz時為–65 dBc （LVPECL）和–76 dBc （LVDS）
• LVCMOS 輸出，帶同步使能輸入
• 引腳控制配置
• V CC 內(nèi)核電源：3.3 V ± 5%
• 三個獨立的 V CCO 輸出電源：3.3 V 或 2.5 V ± 5%
• 工業(yè)溫度范圍：–40°C 至 +85°C

參數(shù)

方框圖

?1. 核心特性?

• ?輸入多路復用器?：3:1輸入選擇，支持兩路通用輸入（最高3.1 GHz，兼容LVPE CL、LVDS、CML、SSTL等）和一路晶體輸入（10-40 MHz）。
• ?輸出配置?：
  • 兩組獨立輸出庫（Bank A/B），每組5對差分輸出，可獨立配置為LVPECL、LVDS、HCSL或高阻態(tài)。
  • 1路LVCMOS輸出，支持同步使能控制。
• ?性能參數(shù)?：
  • 超低附加抖動：LVPECL模式下低至20 fs RMS（10 kHz–1 MHz帶寬）。
  • 高電源抑制比（PSRR）：LVPECL為-65 dBc，LVDS為-76 dBc。
  • 寬頻率范圍：LVPECL（DC–3.1 GHz）、LVDS（DC–2.1 GHz）、HCSL（DC–800 MHz）。

?2. 應用場景?

• ?高速通信?：多千兆以太網(wǎng)、XAUI、光纖通道、SATA/SAS、SONET/SDH、CPRI。
• ?計算與接口?：PCIe 3.0/4.0/5.0/6.0、服務器、交換機、路由器。
• ?無線基礎設施?：遠程射頻單元（RRU）和基帶單元（BBU）。

?3. 關鍵功能模塊?

• ?時鐘輸入?：支持差分/單端輸入，晶體振蕩器接口可選。
• ?輸出驅(qū)動?：
  • ?LVPECL?：需外部50 Ω終端電阻至Vcco-2V。
  • ?LVDS?：100 Ω差分終端電阻。
  • ?HCSL?：50 Ω終端電阻接地。
• ?電源管理?：
  • 核心供電（VCC）：3.3 V ±5%。
  • 獨立輸出供電（VCCOA/B/C）：3.3 V或2.5 V ±5%。

?4. 封裝與設計支持?

• ?封裝?：48引腳WQFN（7 mm × 7 mm），帶裸露焊盤（DAP）以優(yōu)化散熱。
• ?熱管理?：建議PCB布局包含熱通孔和銅散熱區(qū)域，確保結(jié)溫≤125°C。
• ?布局指南?：高頻旁路電容需靠近電源引腳，減少寄生電感。

?注?：本文檔詳細描述了LMK00301的電氣特性、應用設計及性能優(yōu)化方法，適用于高速時鐘分配系統(tǒng)的硬件開發(fā)。