來源：內(nèi)容由半導(dǎo)體行業(yè)觀察編譯自rapidus。

1965年，英特爾聯(lián)合創(chuàng)始人戈登·摩爾提出了“摩爾定律”。半個(gè)多世紀(jì)以來，這一定律推動(dòng)了集成電路（IC）性能的提升和成本的降低，并成為現(xiàn)代數(shù)字技術(shù)的基礎(chǔ)。摩爾定律指出，半導(dǎo)體芯片上的晶體管數(shù)量大約每兩年翻一番。

長期以來，技術(shù)發(fā)展一直遵循著這一定律。但情況已經(jīng)開始發(fā)生變化。近年來，芯片電路尺寸的縮小變得越來越困難，線寬如今已降至幾納米 (nm)。工程師們面臨著物理極限、更復(fù)雜的制造步驟和不斷上升的成本。電路尺寸的縮小也意味著良率的降低，使得生產(chǎn)大量可用芯片變得更加困難。此外，建造和運(yùn)營半導(dǎo)體代工廠需要大量的資金和專業(yè)知識(shí)。因此，許多人認(rèn)為摩爾定律無法繼續(xù)有效。

摩爾定律的終結(jié)帶來了一項(xiàng)新的進(jìn)步：芯粒。

芯粒 (Chiplet) 是執(zhí)行特定功能的芯片（裸片）的一小部分，原本是單個(gè)大芯片的一部分。通過芯粒集成，多個(gè)芯?？梢越M合成一個(gè)封裝，組成一個(gè)完整的系統(tǒng)。

過去，所有芯片功能都必須構(gòu)建在單個(gè)晶圓上。這意味著，即使芯片的一部分出現(xiàn)缺陷，整個(gè)芯片也必須丟棄。但有了芯粒，我們只使用“良好芯片”（即“已知良好芯片”（KGD））——這極大地提高了制造良率和效率。

異構(gòu)集成是一種集成工藝，允許將采用不同工藝制造、具有不同功能的不同芯片組合到單個(gè)芯片封裝中。小芯粒成對(duì)于混合和組合不同類型的電路尤其有效。例如，高性能計(jì)算部件可以使用最新的半導(dǎo)體工藝制造，而存儲(chǔ)器和模擬部件則可以采用更傳統(tǒng)、更具成本效益的技術(shù)來生產(chǎn)。這種平衡有助于在保持低成本的同時(shí)提高性能。

汽車行業(yè)對(duì)這種方法尤其感興趣。一些大型汽車制造商已開始使用這項(xiàng)技術(shù)開發(fā)未來汽車的片上系統(tǒng) (SoC)，并計(jì)劃在 2030 年后將其應(yīng)用于量產(chǎn)汽車。Chiplet 的一大優(yōu)勢(shì)在于，它們能夠幫助制造商提升汽車半導(dǎo)體的性能和功能，更高效地提升 AI 計(jì)算和圖形處理能力，同時(shí)提高產(chǎn)量。

一些汽車部件需要滿足嚴(yán)格的安全標(biāo)準(zhǔn)。這些部件被稱為功能安全部件，通常使用更老、更成熟的半導(dǎo)體。但像高級(jí)駕駛輔助系統(tǒng) (ADAS) 和軟件定義汽車 (SDV) 這樣的現(xiàn)代系統(tǒng)需要更強(qiáng)大的芯片。這正是 Chiplet 技術(shù)的用武之地。借助 Chiplet，制造商可以通過將用于功能安全部件的微型計(jì)算機(jī)、大容量內(nèi)存和用于自動(dòng)駕駛的強(qiáng)大 AI 處理器相結(jié)合，更快地根據(jù)每家汽車制造商的需求定制 SoC。

這些優(yōu)勢(shì)不僅限于汽車應(yīng)用。Chiplet 技術(shù)也正在擴(kuò)展到人工智能和電信等其他領(lǐng)域，推動(dòng)著眾多行業(yè)的創(chuàng)新。Chiplet 技術(shù)正迅速普及，成為未來半導(dǎo)體行業(yè)的關(guān)鍵技術(shù)。

芯粒成依賴于一種以緊湊且高速的方式連接多個(gè)芯片的技術(shù)。中介層是實(shí)現(xiàn)這一目標(biāo)的關(guān)鍵組件。中介層是一個(gè)中間層，通常由硅制成，位于芯片下方，像電路板一樣連接芯片，幫助芯片之間相互通信。中介層性能越好，芯片之間的連接就越緊密，它們交換電信號(hào)的速度就越快。

先進(jìn)的芯粒成技術(shù)在高效供電方面也發(fā)揮著重要作用。在芯片之間添加許多微小的金屬連接點(diǎn)，即使在狹小的空間內(nèi)，也能為電流和數(shù)據(jù)傳輸提供足夠的路徑。這不僅能實(shí)現(xiàn)高速數(shù)據(jù)傳輸，還能充分利用芯片封裝內(nèi)的有限空間。

如今，芯粒成的主流方法是 2.5D 集成，即將多個(gè)芯片放入單個(gè)封裝中。但下一個(gè)重大進(jìn)展是 3D 集成，這是一種將芯片垂直堆疊的技術(shù)。在 2.5D 結(jié)構(gòu)中，芯片并排排列在中介層上，以實(shí)現(xiàn)高密度連接。相比之下，3D 集成使用一種稱為硅通孔 (TSV) 的技術(shù)垂直堆疊芯片，從而實(shí)現(xiàn)更高的集成度。

通過將靈活的芯片設(shè)計(jì)（將不同功能和電路類型分離）與 3D 集成相結(jié)合，工程師可以構(gòu)建更快、更小、更節(jié)能的半導(dǎo)體。將內(nèi)存和處理單元直接堆疊在一起，可以實(shí)現(xiàn)對(duì)大量數(shù)據(jù)的高速訪問，這對(duì)于快速執(zhí)行人工智能和其他高性能流程非常有利。

另一方面，垂直堆疊芯片也帶來了新的挑戰(zhàn)。熱量更容易積聚，因此熱管理和保持高制造良率變得更加困難。為了克服這些問題，世界各地的研究人員正在研究先進(jìn)封裝技術(shù)的新方法，以更好地應(yīng)對(duì)熱挑戰(zhàn)。但這并沒有減緩創(chuàng)新的步伐。芯粒與3D集成的結(jié)合如今被視為一項(xiàng)顛覆性的創(chuàng)新，它有可能取代摩爾定律，引領(lǐng)半導(dǎo)體發(fā)展的下一個(gè)時(shí)代。