ADC322x 是一款高線性度、超低功耗、雙通道、12 位、25 MSPS 至 125 MSPS 模數(shù)轉(zhuǎn)換器 （ADC） 系列。這些器件專為支持具有大動(dòng)態(tài)范圍要求的苛刻高輸入頻率信號(hào)而設(shè)計(jì)。輸入時(shí)鐘分頻器為系統(tǒng)時(shí)鐘架構(gòu)設(shè)計(jì)提供了更大的靈活性，SYSREF輸入可實(shí)現(xiàn)完整的系統(tǒng)同步。ADC322x系列支持串行低壓差分信號(hào)（LVDS），以減少接口線的數(shù)量，從而實(shí)現(xiàn)高系統(tǒng)集成密度。串行LVDS接口為雙線接口，其中每個(gè)ADC數(shù)據(jù)通過兩個(gè)LVDS對(duì)串行輸出?？蛇x地提供單線串行LVDS接口。內(nèi)部鎖相環(huán)（PLL）將輸入ADC采樣時(shí)鐘相乘，以得出用于序列化每個(gè)通道的12位輸出數(shù)據(jù)的位時(shí)鐘。除了串行數(shù)據(jù)流外，幀和位時(shí)鐘也作為L(zhǎng)VDS輸出傳輸。
*附件：adc3221.pdf

特性

• 雙通道
• 12 位分辨率
• 單電源：1.8 V
• 串行LVDS接口（SLVDS）
• 靈活的輸入時(shí)鐘緩沖器，具有1、-2、-4分頻功能
• SNR = 70.2 dBFS，SFDR = 87 dBc（f 在 = 70兆赫
• 超低功耗：
  • 125 MSPS 時(shí)為 116 mW/Ch
• 信道隔離度：105 dB
• 內(nèi)部抖動(dòng)器和斬波器
• 支持多芯片同步
• 引腳對(duì)引腳兼容 14 位版本
• 封裝：VQFN-48（7 mm × 7 mm）

參數(shù)

方框圖

ADC322x 是德州儀器推出的雙通道 12 位高速模數(shù)轉(zhuǎn)換器（ADC）系列，核心優(yōu)勢(shì)為超低功耗、高線性度與靈活接口，涵蓋 25 MSPS~125 MSPS 采樣率版本，適配高頻信號(hào)采集場(chǎng)景，支持多芯片同步與多種電源管理模式。

核心參數(shù)與特性

• 硬件規(guī)格 ：雙通道差分輸入，采樣率分檔（ADC3221：25 MSPS、ADC3222：50 MSPS、ADC3223：80 MSPS、ADC3224：125 MSPS）；串行 LVDS 接口，支持 1 線（12 倍序列化）和 2 線（6 倍序列化）模式。
• 精度性能 ：SNR 典型值 70.5~71.2 dBFS，SFDR 最高達(dá) 101 dBc；積分非線性（INL）、微分非線性（DNL）表現(xiàn)優(yōu)異；通道隔離度 105 dB，模擬輸入帶寬 540 MHz，支持內(nèi)部抖動(dòng)（Dither）與斬波（Chopper）功能優(yōu)化低噪性能。
• 功耗與封裝 ：?jiǎn)瓮ǖ拦牡椭?116 mW（125 MSPS 時(shí)）；1.8V 單電源供電；采用 48 引腳 VQFN 封裝（7mm×7mm），工作溫度 -40°C~+85°C，HBM ESD 等級(jí) ±2000V。
• 時(shí)鐘與同步 ：內(nèi)置時(shí)鐘分頻器（1/2/4 分頻），支持差分 / 單端時(shí)鐘輸入；SYSREF 引腳實(shí)現(xiàn)多芯片同步，內(nèi)部孔徑抖動(dòng)僅 130 fs。

功能與工作模式

• 核心功能 ：支持兩種 LVDS 輸出模式，數(shù)據(jù)格式可選二進(jìn)制補(bǔ)碼或偏移二進(jìn)制；內(nèi)置測(cè)試模式（全 0 / 全 1、數(shù)字斜坡、PRBS 等），便于系統(tǒng)調(diào)試。
• 性能優(yōu)化 ：Dither 功能可提升 SFDR，關(guān)閉后 SNR 略有提升；Chopper 功能可抑制 1/f 噪聲，適合低頻輸入場(chǎng)景；高 IF 模式優(yōu)化 100 MHz 以上輸入信號(hào)的三次諧波失真（HD3）。
• 電源管理 ：支持全局掉電（功耗 5 mW）、待機(jī)（功耗 72103 mW）和單通道掉電模式；PDN 引腳可配置為全局掉電或待機(jī)控制，喚醒時(shí)間 35140 μs（可通過寄存器優(yōu)化至 55 μs）。
• 同步與擴(kuò)展 ：SYSREF 輸入可復(fù)位時(shí)鐘分頻器相位，實(shí)現(xiàn)多芯片同步；SPI 接口支持寄存器配置，可靈活調(diào)整輸出格式、時(shí)鐘模式、功耗狀態(tài)等參數(shù)。

應(yīng)用場(chǎng)景

適用于多載波多模蜂窩基站、雷達(dá)與智能天線陣列、軟件無線電（SDR）、通信測(cè)試設(shè)備、微波接收機(jī)、電機(jī)控制反饋、無損檢測(cè)等對(duì)采樣速率、線性度和功耗有嚴(yán)格要求的場(chǎng)景。

關(guān)鍵設(shè)計(jì)要點(diǎn)

• 電源要求 ：AVDD 與 DVDD 均為 1.7V~1.9V，無上電順序要求；每個(gè)電源引腳需就近配置 0.1μF 去耦電容，電源源頭建議并聯(lián) 1μF、10μF 電容增強(qiáng)濾波。
• 布局建議 ：模擬輸入與數(shù)字輸出分區(qū)域布線，避免平行走線減少串?dāng)_；時(shí)鐘信號(hào)遠(yuǎn)離模擬通道；LVDS 輸出需匹配 100Ω 差分負(fù)載，走線長(zhǎng)度盡量一致以避免 skew。
• 配置方式 ：通過 4 線 SPI 接口（SEN/SCLK/SDATA/SDOUT）配置寄存器，支持軟件復(fù)位、模式切換、測(cè)試模式啟動(dòng)等；上電后需通過 RESET 引腳硬件復(fù)位初始化寄存器。