ADC324x是一款高線性度、超低功耗、雙通道、14位、25MSPS至125MSPS模數(shù)轉(zhuǎn)換器（ADC）系列。這些器件專為支持具有大動態(tài)范圍要求的苛刻高輸入頻率信號而設(shè)計。輸入時鐘分頻器為系統(tǒng)時鐘架構(gòu)設(shè)計提供了更大的靈活性，SYSREF輸入可實(shí)現(xiàn)完整的系統(tǒng)同步。ADC324x系列支持串行低壓差分信號（LVDS），以減少接口線的數(shù)量，從而實(shí)現(xiàn)高系統(tǒng)集成密度。串行LVDS接口為雙線接口，其中每個ADC數(shù)據(jù)通過兩個LVDS對串行輸出。內(nèi)部鎖相環(huán)（PLL）將輸入ADC采樣時鐘相乘，以得出用于序列化每個通道的14位輸出數(shù)據(jù)的位時鐘。除了串行數(shù)據(jù)流外，幀和位時鐘也作為LVDS輸出傳輸。
*附件：adc3243.pdf

特性

• 雙通道
• 14 位分辨率
• 單電源：1.8 V
• 串行LVDS接口（SLVDS）
• 靈活的輸入時鐘緩沖器，具有1、-2、-4分頻功能
• SNR = 72.4 dBFS，SFDR = 87 dBc（f 在 = 70兆赫
• 超低功耗：
  • 125 MSPS 時為 116 mW/Ch
• 信道隔離度：105 dB
• 內(nèi)部抖動和斬波器
• 支持多芯片同步
• 引腳對引腳兼容 12 位版本
• 封裝：VQFN-48（7 mm × 7 mm）

參數(shù)

方框圖

ADC3243 是德州儀器 ADC324x 系列中的 14 位雙通道高速模數(shù)轉(zhuǎn)換器（ADC），核心優(yōu)勢為 80 MSPS 高采樣率、低功耗設(shè)計與串行 LVDS 接口，適配蜂窩基站、雷達(dá)、測試測量儀器等對高動態(tài)范圍與多通道同步要求嚴(yán)苛的場景。

核心參數(shù)與特性

• 硬件規(guī)格 ：雙通道差分輸入，最高采樣率 80 MSPS；模擬輸入帶寬 540 MHz，差分滿量程輸入 2 VPP；串行 LVDS 輸出接口，支持 1 線（14 倍序列化）和 2 線（7 倍序列化）模式，最高串行數(shù)據(jù)速率 1120 Mbps。
• 精度性能 ：信號 - to - 噪聲比（SNR）典型值 72.7 73.4 dBFS，無雜散動態(tài)范圍（SFDR）最高達(dá) 96.4 dBc；積分非線性（INL）±0.5 ±1.5 LSB，微分非線性（DNL）±0.5~±1 LSB；通道隔離度 105 dB，孔徑抖動 130 fs rms。
• 功耗與封裝 ：1.8V 單電源供電，典型功耗 183 mW；支持全局掉電（5 mW）和待機(jī)（72 mW）低功耗模式；采用 48 引腳 VQFN 封裝（7mm×7mm），工作溫度 -40°C~+85°C，HBM ESD 等級 ±2000V。
• 時鐘與同步 ：內(nèi)置時鐘分頻器（1/2/4 分頻），支持差分（正弦波 / LVPECL/LVDS）或單端（LVCMOS）時鐘輸入；SYSREF 引腳支持多芯片同步，滿足系統(tǒng)級時序?qū)R需求。

功能與工作模式

• 核心功能 ：內(nèi)置抖動（Dither）功能，提升 SFDR 性能，關(guān)閉后 SNR 可提升 0.5 dB；支持?jǐn)夭ǎ–hopper）功能，抑制 1/f 噪聲，適配低輸入頻率場景；提供 PRBS、數(shù)字斜坡、自定義等多種測試模式，便于系統(tǒng)調(diào)試。
• 性能優(yōu)化 ：支持高中頻（IF）模式，優(yōu)化 100 MHz 以上輸入信號的三次諧波失真（HD3）；LVDS 輸出擺幅可編程，可根據(jù)系統(tǒng)需求調(diào)整信號強(qiáng)度；輸入時鐘路徑可選低通濾波，平衡喚醒時間與抖動性能。
• 電源管理 ：支持通道獨(dú)立掉電、全局掉電和待機(jī)三種低功耗模式，全局掉電喚醒時間可通過寄存器配置優(yōu)化至 55 μs；模擬電源（AVDD）與數(shù)字電源（DVDD）分離設(shè)計，降低串?dāng)_。
• 靈活配置 ：通過 4 線 SPI 接口配置寄存器，支持輸出格式（二進(jìn)制補(bǔ)碼 / 偏移二進(jìn)制）、序列化模式、測試模式等參數(shù)調(diào)整；支持過范圍（OVR）信息輸出，可配置在 LSB 位傳輸。

應(yīng)用場景

適用于多載波多模蜂窩基站、雷達(dá)與智能天線陣列、彈藥制導(dǎo)、電機(jī)控制反饋、網(wǎng)絡(luò)與矢量分析儀、通信測試設(shè)備、無損檢測、微波接收機(jī)、軟件無線電（SDR）等場景，尤其適配高中頻信號采樣與多通道同步采集需求。

關(guān)鍵設(shè)計要點(diǎn)

• 電源要求 ：AVDD 與 DVDD 均為 1.7V~1.9V，無嚴(yán)格上電順序；每個電源引腳需就近配置 0.1μF 去耦電容，電源源頭建議并聯(lián) 1μF、10μF 電容增強(qiáng)濾波，降低電源噪聲。
• 布局建議 ：模擬輸入通道與數(shù)字輸出、時鐘線分開布線，減少平行走線；LVDS 差分對需等長布線，終端匹配 100Ω 電阻并靠近接收端；暴露熱焊盤需焊接至 PCB 地平面，提升散熱效率。
• 配置方式 ：上電后需通過 RESET 引腳硬件復(fù)位初始化寄存器；SPI 接口支持寄存器讀寫，可配置時鐘分頻、抖動 / 斬波功能開關(guān)、LVDS 輸出模式等關(guān)鍵參數(shù)；SYSREF 引腳需合理布線，確保多芯片同步精度。