chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      OpenFPGA

      文章：338 被閱讀：119.5w 粉絲數(shù)：73 關(guān)注數(shù)：0 點(diǎn)贊數(shù)：19

      廣告

      使用Raspberry Pi Pico實(shí)現(xiàn)簡(jiǎn)單的邏輯分析儀

      邏輯分析儀是一種電子儀器，可捕獲并顯示來(lái)自數(shù)字系統(tǒng)或數(shù)字電路的多個(gè)信號(hào)。邏輯分析儀可以將捕獲的數(shù)據(jù)轉(zhuǎn)....
      的頭像 OpenFPGA 發(fā)表于 12-11 09:33 ?2327次閱讀
      使用Raspberry Pi Pico實(shí)現(xiàn)簡(jiǎn)單的邏輯分析儀

      Vivado創(chuàng)建不包含源文件的IP

      有時(shí)候我們想?yún)⒖脊俜降脑创a，但是有些IP怎么也找不到官方的源碼，具體原因是什么呢？
      的頭像 OpenFPGA 發(fā)表于 12-06 09:01 ?1631次閱讀
      Vivado創(chuàng)建不包含源文件的IP

      用FPGA實(shí)現(xiàn)GNSS RF接收器-用于衛(wèi)星的精確定位設(shè)計(jì)

      全球?qū)Ш叫l(wèi)星系統(tǒng)（英文：Global Navigation Satellite System，GNS....
      的頭像 OpenFPGA 發(fā)表于 12-04 09:03 ?1942次閱讀
      用FPGA實(shí)現(xiàn)GNSS RF接收器-用于衛(wèi)星的精確定位設(shè)計(jì)

      為多個(gè)Vivado工程復(fù)用遠(yuǎn)程IP高速緩存

      在設(shè)計(jì)周期中，您可保留多個(gè)版本的工程，這些工程使用相同的 IP 和相同的配置。重新運(yùn)行整個(gè)工程會(huì)導(dǎo)致....
      的頭像 OpenFPGA 發(fā)表于 12-01 09:14 ?1257次閱讀
      為多個(gè)Vivado工程復(fù)用遠(yuǎn)程IP高速緩存

      AXI通道讀寫DDR的阻塞問(wèn)題？

      基于vivado2020.1和zcu102開(kāi)發(fā)板(rev1.1)開(kāi)發(fā)項(xiàng)目，工程涉及DDR4（MIG）....
      的頭像 OpenFPGA 發(fā)表于 12-01 09:04 ?1774次閱讀
      AXI通道讀寫DDR的阻塞問(wèn)題？

      Xilinx FPGA從spi flash啟動(dòng)配置數(shù)據(jù)時(shí)的地址問(wèn)題

      fpga 上電時(shí)，默認(rèn)是從 flash 的 0x00 地址開(kāi)始讀數(shù)據(jù)。如 UG470 文檔 page....
      的頭像 OpenFPGA 發(fā)表于 11-29 09:20 ?2204次閱讀
      Xilinx FPGA從spi flash啟動(dòng)配置數(shù)據(jù)時(shí)的地址問(wèn)題

      怎么使用DMA在FPGA中的HDL和嵌入式C之間傳輸數(shù)據(jù)？

      鑒于機(jī)器學(xué)習(xí)和人工智能等應(yīng)用的 FPGA 設(shè)計(jì)中硬件加速的興起，現(xiàn)在是剝開(kāi)幾層“云霧”并討論 HDL....
      的頭像 OpenFPGA 發(fā)表于 11-27 09:12 ?2200次閱讀
      怎么使用DMA在FPGA中的HDL和嵌入式C之間傳輸數(shù)據(jù)？

      如何用HLS實(shí)現(xiàn)UART呢？

      UART 是一種舊的串行通信機(jī)制，但仍在很多平臺(tái)中使用。它在 HDL 語(yǔ)言中的實(shí)現(xiàn)并不棘手，可以被視....
      的頭像 OpenFPGA 發(fā)表于 11-20 09:50 ?1021次閱讀
      如何用HLS實(shí)現(xiàn)UART呢？

      如何用HLS實(shí)現(xiàn)UART

      UART 是一種舊的串行通信機(jī)制，但仍在很多平臺(tái)中使用。它在 HDL 語(yǔ)言中的實(shí)現(xiàn)并不棘手，可以被視....
      的頭像 OpenFPGA 發(fā)表于 11-20 09:48 ?864次閱讀
      如何用HLS實(shí)現(xiàn)UART

      使用MATLAB Simulink和HDL編碼器創(chuàng)建自定義IP--AWB

      自動(dòng)白平衡模塊的設(shè)計(jì)是使用 HDL Coder 在 MATLAB 和 Simulink 中創(chuàng)建的。H....
      的頭像 OpenFPGA 發(fā)表于 11-13 09:27 ?1742次閱讀
      使用MATLAB Simulink和HDL編碼器創(chuàng)建自定義IP--AWB

      為何使用FPGA作為FPS游戲的“DMA”橋梁？

      最近，CF中某些主播“開(kāi)（下稱KG）掛”升上熱搜，作為十年老兵，瓜是吃的飽飽的。之后官方下場(chǎng)進(jìn)行檢測(cè)....
      的頭像 OpenFPGA 發(fā)表于 11-09 14:48 ?3136次閱讀
      為何使用FPGA作為FPS游戲的“DMA”橋梁？

      講解MATLAB/Simulink HDL使用入門

      我們將使用實(shí)例講解MATLAB / Simulink HDL 使用入門。
      的頭像 OpenFPGA 發(fā)表于 11-06 09:12 ?1948次閱讀
      講解MATLAB/Simulink HDL使用入門

      HLS中組合電路對(duì)設(shè)計(jì)的影響

      該項(xiàng)目通過(guò)一個(gè)示例演示了 HLS 中組合電路對(duì)設(shè)計(jì)的影響。
      的頭像 OpenFPGA 發(fā)表于 11-03 09:04 ?1092次閱讀
      HLS中組合電路對(duì)設(shè)計(jì)的影響

      優(yōu)化FPGA HLS設(shè)計(jì)

      用工具用 C 生成 RTL 的代碼基本不可讀。以下是如何在不更改任何 RTL 的情況下提高設(shè)計(jì)性能。
      的頭像 OpenFPGA 發(fā)表于 10-30 11:41 ?974次閱讀
      優(yōu)化FPGA HLS設(shè)計(jì)

      FPGA設(shè)計(jì)是否需要學(xué)習(xí)SystemVerilog

      Verilog和System Verilog是同一硬件描述語(yǔ)言（HDL）的同義名稱。
      的頭像 OpenFPGA 發(fā)表于 10-26 10:07 ?1249次閱讀
      FPGA設(shè)計(jì)是否需要學(xué)習(xí)SystemVerilog

      如何創(chuàng)建FPGA控制的機(jī)器人手臂

      機(jī)器人技術(shù)處于工業(yè) 4.0、人工智能和邊緣革命的前沿。讓我們看看如何創(chuàng)建 FPGA 控制的機(jī)器人手臂....
      的頭像 OpenFPGA 發(fā)表于 10-24 17:15 ?1628次閱讀
      如何創(chuàng)建FPGA控制的機(jī)器人手臂

      使用FPGA做一個(gè)ODrive

      核心CPU是XX32FXXX,在工業(yè)控制領(lǐng)域其實(shí)FPGA占比也很大，所以能不能用FPGA做一個(gè)ODr....
      的頭像 OpenFPGA 發(fā)表于 10-20 11:15 ?1201次閱讀
      使用FPGA做一個(gè)ODrive

      如何在Zynq SoC上開(kāi)始使用FreeRTOS

      該項(xiàng)目演示如何在 Zynq SoC 上開(kāi)始使用 FreeRTOS。
      的頭像 OpenFPGA 發(fā)表于 10-18 09:44 ?3394次閱讀
      如何在Zynq SoC上開(kāi)始使用FreeRTOS

      Vivado那些事兒：節(jié)省編譯時(shí)間系列文章

      雖然想必您知道，在綜合或?qū)崿F(xiàn)階段，增量運(yùn)行可以從參考文件中讀取和復(fù)制信息，但僅在某些階段中能節(jié)省時(shí)間....
      的頭像 OpenFPGA 發(fā)表于 10-09 16:48 ?3677次閱讀
      Vivado那些事兒：節(jié)省編譯時(shí)間系列文章

      怎樣使用Verilator進(jìn)行Verilog Lint呢？

      FPGA設(shè)計(jì)是無(wú)情的，所以我們需要利用能獲得的任何軟件進(jìn)行檢查
      的頭像 OpenFPGA 發(fā)表于 09-20 09:05 ?2708次閱讀

      基于FPGA實(shí)現(xiàn)NVME控制器

      NVM Express ( NVMe ) 或 Non-Volatile Memory Host Co....
      的頭像 OpenFPGA 發(fā)表于 09-19 10:43 ?3776次閱讀
      基于FPGA實(shí)現(xiàn)NVME控制器

      如何用Python實(shí)現(xiàn)Vivado和ModelSim仿真自動(dòng)化？

      我們?cè)赪indows系統(tǒng)下使用Vivado的默認(rèn)設(shè)置調(diào)用第三方仿真器比如ModelSim進(jìn)行仿真時(shí)，....
      的頭像 OpenFPGA 發(fā)表于 09-13 09:23 ?2111次閱讀
      如何用Python實(shí)現(xiàn)Vivado和ModelSim仿真自動(dòng)化？

      支持jesd204b協(xié)議高速DAC芯片AD9144-FMC-EBZ

      AD9144是一款支持jesd204b協(xié)議高速DAC芯片。AD9144-FMC-EBZ是基于AD91....
      的頭像 OpenFPGA 發(fā)表于 09-13 09:20 ?2165次閱讀
      支持jesd204b協(xié)議高速DAC芯片AD9144-FMC-EBZ

      基于FPGA的2048小游戲?qū)崿F(xiàn)案例

      這周末調(diào)試《車牌識(shí)別算法》遇到點(diǎn)問(wèn)題，“無(wú)聊”中用FPGA搞個(gè)2048小游戲玩玩。
      的頭像 OpenFPGA 發(fā)表于 09-08 10:01 ?2080次閱讀
      基于FPGA的2048小游戲?qū)崿F(xiàn)案例

      如何實(shí)現(xiàn)一種基于ZYNQ的簡(jiǎn)單FSK基帶發(fā)射器？

      由于某種需求需要生成正弦波，因此使用 C 應(yīng)用程序中的sin()函數(shù)來(lái)計(jì)算單位圓的幅度值，然后將該幅....
      的頭像 OpenFPGA 發(fā)表于 09-04 09:03 ?1589次閱讀
      如何實(shí)現(xiàn)一種基于ZYNQ的簡(jiǎn)單FSK基帶發(fā)射器？

      怎樣使用毛刺濾波器來(lái)濾除毛刺和反彈？

      可編程邏輯系統(tǒng)通常部署在可能存在噪聲的應(yīng)用中。這種噪聲會(huì)影響可編程邏輯設(shè)計(jì)接收的信號(hào)。
      的頭像 OpenFPGA 發(fā)表于 08-30 10:24 ?3055次閱讀
      怎樣使用毛刺濾波器來(lái)濾除毛刺和反彈？

      FPGA VR攝像機(jī)第二版本介紹

      本文介紹的是 FPGA VR 相機(jī)的第二個(gè)版本，第一個(gè)版本是下面這樣.
      的頭像 OpenFPGA 發(fā)表于 08-28 10:06 ?1163次閱讀
      FPGA VR攝像機(jī)第二版本介紹

      MicroBlaze MCS和MicroBlaze的區(qū)別在哪？

      在Block Design中查找IP時(shí)輸入Microblaze，就會(huì)發(fā)現(xiàn)下面幾種IP，我們常規(guī)使用的....
      的頭像 OpenFPGA 發(fā)表于 08-23 09:07 ?1606次閱讀
      MicroBlaze MCS和MicroBlaze的區(qū)別在哪？

      Auto-Scale如何大幅提升Virtuoso仿真效率？

      半導(dǎo)體行業(yè)中使用范圍最廣的EDA應(yīng)用之一。
      的頭像 OpenFPGA 發(fā)表于 08-18 11:14 ?1617次閱讀
      Auto-Scale如何大幅提升Virtuoso仿真效率？

      如何僅使用邏輯門和寄存器產(chǎn)生無(wú)毛刺輸出的時(shí)鐘切換？

      大部分開(kāi)發(fā)者使用 BUFGCTRL 或 BUFGMUX進(jìn)行時(shí)鐘切換，它們?cè)跁r(shí)鐘切換上可以提供無(wú)毛刺輸....
      的頭像 OpenFPGA 發(fā)表于 08-16 09:05 ?1564次閱讀
      如何僅使用邏輯門和寄存器產(chǎn)生無(wú)毛刺輸出的時(shí)鐘切換？