chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      OpenFPGA

      文章：338 被閱讀：135.3w 粉絲數(shù)：74 關(guān)注數(shù)：0 點贊數(shù)：20

      廣告

      一文詳細(xì)了解可編程邏輯器件(PLD)

      在過去的十年中，可編程邏輯器件（PLD）市場不斷增長，對PLD的需求不斷增加。具有可編程特性且可編程....
      的頭像 OpenFPGA 發(fā)表于 03-22 12:36 ?10664次閱讀

      FPGA設(shè)計流程

      現(xiàn)代FPGA的體系結(jié)構(gòu)包括CLB陣列、塊RAM、乘法器、DSP、IOB和數(shù)字時鐘管理器（DCM）。延....
      的頭像 OpenFPGA 發(fā)表于 03-22 09:48 ?3919次閱讀

      Verilog時序邏輯中同步計數(shù)器的功能和應(yīng)用

      沒有任何寄存器邏輯，RTL設(shè)計是不完整的。RTL是寄存器傳輸級或邏輯，用于描述依賴于當(dāng)前輸入和過去輸....
      的頭像 OpenFPGA 發(fā)表于 03-15 11:06 ?4453次閱讀

      Verilog設(shè)計中函數(shù)和任務(wù)的作用分析

      任務(wù)和函數(shù)在Verilog中用于描述常用的功能行為。與其在不同的地方復(fù)制相同的代碼，不如根據(jù)需求使用....
      的頭像 OpenFPGA 發(fā)表于 03-15 11:01 ?2383次閱讀

      Verilog RTL和觸發(fā)器中的同步和異步復(fù)位功能分析

      沒有任何寄存器邏輯，RTL設(shè)計是不完整的。RTL是寄存器傳輸級或邏輯，用于描述依賴于當(dāng)前輸入和過去輸....
      的頭像 OpenFPGA 發(fā)表于 03-15 10:56 ?4575次閱讀

      硬件開源編程利器MyHDL簡介

      自從1995年Verilog HDL 1364-1995標(biāo)準(zhǔn)發(fā)布至今已經(jīng)20多年了，說他經(jīng)久不衰并不....
      的頭像 OpenFPGA 發(fā)表于 03-14 10:30 ?2744次閱讀

      異步設(shè)計之Verilog時序分析

      沒有任何寄存器邏輯，RTL設(shè)計是不完整的。RTL是寄存器傳輸級或邏輯，用于描述依賴于當(dāng)前輸入和過去輸....
      的頭像 OpenFPGA 發(fā)表于 03-09 15:28 ?3230次閱讀

      CAN總線特點及FPGA的實現(xiàn)

      【科普】CAN總線介紹及FPGA實現(xiàn)方案簡介 這里我們先逆推一下CAN總線的一些特點。 第一，CAN....
      的頭像 OpenFPGA 發(fā)表于 11-18 16:35 ?6716次閱讀
      CAN總線特點及FPGA的實現(xiàn)

      GameBoy硬件介紹及FPGA實現(xiàn)

      拯救童年系列-GameBoy介紹及FPGA實現(xiàn) 這個掌上游戲機(jī)應(yīng)該不需要過多言語，大部分的80后、9....
      的頭像 OpenFPGA 發(fā)表于 11-18 16:20 ?2915次閱讀

      FPGA和USB3.0通信-硬件測試之SDK的安裝

      FPGA和USB3.0通信-硬件測試（一）SDK的安裝 本次演示用的是USB3.0芯片-CYPRES....
      的頭像 OpenFPGA 發(fā)表于 11-18 14:20 ?4010次閱讀
      FPGA和USB3.0通信-硬件測試之SDK的安裝

      Verilog/FPGA開源項目介紹

      優(yōu)秀的 Verilog/FPGA開源項目介紹（七）- CAN0、CAN總線介紹《【科普】CAN總線介....
      的頭像 OpenFPGA 發(fā)表于 11-17 11:19 ?3753次閱讀

      FPGA和USB3.0通信-USB3.0 PHY簡介

      可以和FPGA搭配使用的USB3.0 PHY芯片 通過之前的介紹FPGA和USB3.0通信-USB3....
      的頭像 OpenFPGA 發(fā)表于 11-09 09:36 ?10380次閱讀
      FPGA和USB3.0通信-USB3.0 PHY簡介

      Verilog HDL 編譯器指令說明

      Verilog HDL 編譯器指令 復(fù)雜一點的系統(tǒng)在進(jìn)行設(shè)計或者驗證時，都會用到一些編譯器指令，那么....
      的頭像 OpenFPGA 發(fā)表于 11-03 09:31 ?4725次閱讀
      Verilog HDL 編譯器指令說明

      Kria KV260超長干貨之開箱指南

      本篇文章來自 王偉博士， 北京中際賽威文化發(fā)展有限公司 FPGA技術(shù)專家 中國高科技產(chǎn)業(yè)化研究會智能....
      的頭像 OpenFPGA 發(fā)表于 11-02 15:37 ?4543次閱讀
      Kria KV260超長干貨之開箱指南

      優(yōu)秀的 Verilog/FPGA開源項目之 USB通信

      優(yōu)秀的 Verilog/FPGA開源項目介紹（五）- USB通信 USB是我們生活中非常非常常見的接....
      的頭像 OpenFPGA 發(fā)表于 11-02 14:54 ?9992次閱讀
      優(yōu)秀的 Verilog/FPGA開源項目之 USB通信

      什么是DPU 未來的DPU智能?卡硬件形態(tài)

      1.什么是DPU DPU（Data Processing Unit）是以數(shù)據(jù)為中心構(gòu)造的專用處理器，....
      的頭像 OpenFPGA 發(fā)表于 11-02 14:21 ?8676次閱讀
      什么是DPU 未來的DPU智能?卡硬件形態(tài)

      FPGA和USB3.0通信-USB3.0協(xié)議簡介

      今天開始將會通過4~5篇文章介紹FPGA和USB3.0通信的相關(guān)知識，這其實是《FPGA和外圍接口（....
      的頭像 OpenFPGA 發(fā)表于 11-02 11:29 ?6836次閱讀
      FPGA和USB3.0通信-USB3.0協(xié)議簡介

      詳解串行總線中的SATA協(xié)議

      書接上回-《串行總線技術(shù)（一）-串行總線結(jié)構(gòu)（以PCIe為例）》《串行總線技術(shù)（二）-串行總線中的先....
      的頭像 OpenFPGA 發(fā)表于 11-01 10:53 ?11655次閱讀

      兩個網(wǎng)絡(luò)相關(guān)的開源項目詳解

      今天介紹兩個（only two）網(wǎng)絡(luò)相關(guān)的開源項目。 Alex的verilog-ethernet之前....
      的頭像 OpenFPGA 發(fā)表于 10-27 09:20 ?3672次閱讀
      兩個網(wǎng)絡(luò)相關(guān)的開源項目詳解

      異構(gòu)計算發(fā)展趨勢的助力

      1.什么是DPU DPU（Data Processing Unit）是以數(shù)據(jù)為中心構(gòu)造的專用處理器，....
      的頭像 OpenFPGA 發(fā)表于 10-27 09:16 ?3226次閱讀

      串行總線中的先進(jìn)設(shè)計理念及SerDes/PMA介紹

      串行總線技術(shù)（二）-串行總線中的先進(jìn)設(shè)計理念及SerDes/PMA介紹字節(jié)分割/鏈路聚合下面以PCI....
      的頭像 OpenFPGA 發(fā)表于 10-21 15:00 ?4927次閱讀
      串行總線中的先進(jìn)設(shè)計理念及SerDes/PMA介紹

      Vivado中運行時出現(xiàn)visual c++運行錯誤該如何解決

      Vivado中運行時出現(xiàn)visual c++運行錯誤的解決辦法Win10系統(tǒng)中運行Vivado一直好....
      的頭像 OpenFPGA 發(fā)表于 10-21 14:56 ?5818次閱讀
      Vivado中運行時出現(xiàn)visual c++運行錯誤該如何解決

      簡單介紹一下-Verilog-AMS的基礎(chǔ)知識

      混合信號建模語言Verilog-AMS很多人做模擬電路的朋友，都希望有一款“模擬FPGA”，希望有一....
      的頭像 OpenFPGA 發(fā)表于 10-21 14:50 ?11078次閱讀
      簡單介紹一下-Verilog-AMS的基礎(chǔ)知識

      一文快速帶你理解RTL與LUT之間的關(guān)系

      Quartus II EDA工具進(jìn)行綜合 布局布線后，點擊“Chip Planner”，Chip P....
      的頭像 OpenFPGA 發(fā)表于 10-21 14:35 ?3381次閱讀
      一文快速帶你理解RTL與LUT之間的關(guān)系

      VIVADO中時序報告中WNS、WHS、TNS、THS有什么含義

      VIVADO中時序報告中WNS，WHS，TNS，THS含義運行“report_timing”或“re....
      的頭像 OpenFPGA 發(fā)表于 10-21 14:32 ?29160次閱讀
      VIVADO中時序報告中WNS、WHS、TNS、THS有什么含義

      串行總線的優(yōu)缺點優(yōu)點

      串行總線技術(shù)（一）-串行總線結(jié)構(gòu)（以PCIe為例）串行總線的出現(xiàn)在早期的計算機(jī)系統(tǒng)中，多數(shù)外圍設(shè)備使....
      的頭像 OpenFPGA 發(fā)表于 10-15 10:10 ?9413次閱讀

      基于python的用于構(gòu)建仿真及測試用例的lib庫cocotb

      ?? ????對于從事ASIC行業(yè)及FPGA行業(yè)的小伙伴來說，仿真是一件必不可少的事情?；蛟S有人是驗....
      的頭像 OpenFPGA 發(fā)表于 10-13 17:01 ?8095次閱讀
      基于python的用于構(gòu)建仿真及測試用例的lib庫cocotb

      Vivado中XDC文件的約束順序

      很對人在使用Vivado時喜歡使用多個約束文件對整個工程進(jìn)行約束，同時Vivado允許設(shè)計者使用一個....
      的頭像 OpenFPGA 發(fā)表于 10-13 16:56 ?7866次閱讀

      童年修復(fù)系列-SNES芯片組介紹及FPGA實現(xiàn)

      超級任天堂1990年11月21日在日本開始發(fā)售，北美于1991年8月13日發(fā)售，歐洲于1992年4月....
      的頭像 OpenFPGA 發(fā)表于 10-12 14:43 ?3395次閱讀
      童年修復(fù)系列-SNES芯片組介紹及FPGA實現(xiàn)

      優(yōu)秀的 Verilog/FPGA開源項目介紹（一）

      優(yōu)秀的 Verilog/FPGA開源項目介紹（一）-PCIe通信 今天開始會陸續(xù)介紹一些優(yōu)秀的開源項....
      的頭像 OpenFPGA 發(fā)表于 10-11 15:31 ?10974次閱讀
      優(yōu)秀的 Verilog/FPGA開源項目介紹（一）