在這個(gè)實(shí)例中，Cla有兩個(gè)驅(qū)動(dòng)源。兩個(gè)驅(qū)動(dòng)源的值（右側(cè)表達(dá)式的值）用于在上表中索引，以便決定Cla的有效值。由于Cla是一個(gè)向量，每位的計(jì)算是相關(guān)的。例如，如果第一個(gè)右側(cè)表達(dá)式的值為01x, 并且第二個(gè)右測(cè)表達(dá)式的值為11z，那么Cla 的有效值是x1x (第一位0和1在表中索引到x, 第二位1和1在表中索引到1，第三位x 和z在表中索引到x)。

2. wor和trior線網(wǎng)
線或指如果某個(gè)驅(qū)動(dòng)源為1，那么線網(wǎng)的值也為1。線或和三態(tài)線或(trior)在語(yǔ)法和功能上是一致的。

wor [MSB:LSB] Art;
trior [MAX－1: MIN－1] Rdx, Sdx, Bdx;
如果多個(gè)驅(qū)動(dòng)源驅(qū)動(dòng)這類(lèi)網(wǎng)，網(wǎng)的有效值由下表決定。
wor (或 trior) 0 1 x z
0 0 1 x 0
1 1 1 1 1
x x 1 x x
z 0 1 x z

3. wand和triand線網(wǎng)
線與(wand)網(wǎng)指如果某個(gè)驅(qū)動(dòng)源為0，那么線網(wǎng)的值為0。線與和三態(tài)線與(triand)網(wǎng)在語(yǔ)法和功能上是一致的。

wand [-7 : 0] Dbus;
triand Reset, Clk;
如果這類(lèi)線網(wǎng)存在多個(gè)驅(qū)動(dòng)源，線網(wǎng)的有效值由下表決定。
wand (或 triand) 0 1 x z
0 0 0 0 0
1 0 1 x 1
x 0 x x x
z 0 1 x z

4. trireg線網(wǎng)
此線網(wǎng)存儲(chǔ)數(shù)值（類(lèi)似于寄存器），并且用于電容節(jié)點(diǎn)的建模。當(dāng)三態(tài)寄存器(trireg)的所有驅(qū)動(dòng)源都處于高阻態(tài)，也就是說(shuō)，值為z時(shí)，三態(tài)寄存器線網(wǎng)保存作用在線網(wǎng)上的最后一個(gè)值。此外，三態(tài)寄存器線網(wǎng)的缺省初始值為x。

trireg [1:8] Dbus, Abus;

5. tri0和tri1線網(wǎng)
這類(lèi)線網(wǎng)可用于線邏輯的建模，即線網(wǎng)有多于一個(gè)驅(qū)動(dòng)源。tri0（tri1）線網(wǎng)的特征是，若無(wú)驅(qū)動(dòng)源驅(qū)動(dòng)，它的值為0（tri1的值為1）。

tri0 [－3:3] GndBus;
tri1 [0:－5] OtBus, ItBus;
下表顯示在多個(gè)驅(qū)動(dòng)源情況下tri0或tri1網(wǎng)的有效值。
tri0 (tri1) 0 1 x z
0 0 x x 0
1 x 1 x 1
x x x x x
z 0 1 x 0(1)

6. supply0和supply1線網(wǎng)
supply0用于對(duì)“地”建模，即低電平0；supply1網(wǎng)用于對(duì)電源建模，即高電平1；例如:

supply0 Gnd, ClkGnd;
supply1 [2:0] Vcc;

3.7.2 未說(shuō)明的線網(wǎng)

在Verilog HDL中，有可能不必聲明某種線網(wǎng)類(lèi)型。在這樣的情況下，缺省線網(wǎng)類(lèi)型為1位線網(wǎng)。
可以使用`default_nettype編譯器指令改變這一隱式線網(wǎng)說(shuō)明方式。使用方法如下：

`default_nettype net_kind

例如，帶有下列編譯器指令：

`default_nettype wand

任何未被說(shuō)明的網(wǎng)缺省為1位線與網(wǎng)。

3.7.3 向量和標(biāo)量線網(wǎng)

在定義向量線網(wǎng)時(shí)可選用關(guān)鍵詞scalared 或vectored。如果一個(gè)線網(wǎng)定義時(shí)使用了關(guān)鍵詞vectored, 那么就不允許位選擇和部分選擇該線網(wǎng)。換句話說(shuō)，必須對(duì)線網(wǎng)整體賦值（位選擇和部分選擇在下一章中講解）。例如:

wire vectored [3:1] Grb;
//不允許位選擇Grb[2]和部分選擇Grb [3:2]
wor scalared [4:0] Best;
//與wor [4:0] Best相同，允許位選擇Best [2]和部分選擇Best [3:1]。
如果沒(méi)有定義關(guān)鍵詞，缺省值為標(biāo)量。

3.7.4 寄存器類(lèi)型

有5種不同的寄存器類(lèi)型。

* reg
* integer
* time
* real
* realtime

1. reg寄存器類(lèi)型
寄存器數(shù)據(jù)類(lèi)型reg是最常見(jiàn)的數(shù)據(jù)類(lèi)型。reg類(lèi)型使用保留字reg加以說(shuō)明，形式如下：

reg [ msb: lsb] reg1, reg2, . . . regN;
msb和lsb 定義了范圍，并且均為常數(shù)值表達(dá)式。范圍定義是可選的；如果沒(méi)有定義范圍，缺省值為1位寄存器。例如：
reg [3:0] Sat; //Sat為4 位寄存器。
reg Cnt; //1位寄存器。
reg [1:32] Kisp, Pisp, Lisp;
寄存器可以取任意長(zhǎng)度。寄存器中的值通常被解釋為無(wú)符號(hào)數(shù), 例如：
reg [1:4] Comb;
. . .
Comb = －2; //Comb 的值為14（1110），1110是2的補(bǔ)碼。
Comb = 5; //Comb的值為15（0101）。

2. 存儲(chǔ)器
存儲(chǔ)器是一個(gè)寄存器數(shù)組。存儲(chǔ)器使用如下方式說(shuō)明：

reg [ msb: 1sb] memory1 [ upper1: lower1],
memory2 [upper2: lower2],. . . ；
例如：
reg [0:3 ] MyMem [0:63]
//MyMem為64個(gè)4位寄存器的數(shù)組。
reg Bog [1:5]
//Bog為5個(gè)1位寄存器的數(shù)組。
MyMem和Bog都是存儲(chǔ)器。數(shù)組的維數(shù)不能大于2。注意存儲(chǔ)器屬于寄存器數(shù)組類(lèi)型。線網(wǎng)數(shù)據(jù)類(lèi)型沒(méi)有相應(yīng)的存儲(chǔ)器類(lèi)型。
單個(gè)寄存器說(shuō)明既能夠用于說(shuō)明寄存器類(lèi)型，也可以用于說(shuō)明存儲(chǔ)器類(lèi)型。

parameter ADDR_SIZE = 16 , WORD_SIZE = 8;
reg [1: WORD_SIZE] RamPar [ ADDR_SIZE－1 : 0], DataReg;