步驟4.自定義ZYNQ塊我們的設(shè)計(jì)

在上一步驟的Zynq7 IP模塊加入到設(shè)計(jì)中。在這個(gè)步驟中，您將定制ZYNQ塊教程設(shè)計(jì)和連接將用于軟件演示兩個(gè)AXI定時(shí)器。

對(duì)于軟件演示，需要許多組件。

UART - 輸出字符串消息的UART必須連接到外部源。

參考時(shí)鐘 - 該ZYNQ可以導(dǎo)出多達(dá)四個(gè)時(shí)鐘信號(hào)FPGA架構(gòu)。一個(gè)是需要時(shí)鐘AXI定時(shí)器和互連。

通用主端口 - 要訪問位于PS的AXI4主端口的FPGA一個(gè)軟外設(shè)必須被激活。

中斷 - 要路由的定時(shí)器到PS對(duì)PS-PL中斷必須啟用的背面的中斷。

1.打開Zynq7通過右鍵單擊自定義對(duì)話框中的塊，然后選擇“自定義模塊”。

?

圖 - ZYNQ塊上下文菜單

重新定義IP對(duì)話框的Zynq7現(xiàn)在應(yīng)該打開。

圖 - ZYNQ塊上下文菜單

2.確保AXI通用主端口0是啟用的PS-PL配置部分。。調(diào)用ZYNQ塊時(shí)，這通常是完成默認(rèn) ZYNQ PS-PL配置-圖

圖 - ZYNQ PS-PL配置

3.安裝一個(gè)UART輸出。大多數(shù)板都會(huì)有這樣的配置為默認(rèn)的“外設(shè)I / O引腳”部分中。

圖 - ZYNQ外圍IO配置

4.Setup從PS到PL一個(gè)50MHz的時(shí)鐘。這通常是“時(shí)鐘配置”部分中的默認(rèn)設(shè)置。

圖 - ZYNQ時(shí)鐘配置

5.Enable FPGA來PS中斷線路的“中斷”一節(jié)中。這將使路由多達(dá)16個(gè)獨(dú)立的中斷從FPGA到了Cortex-A9中斷控制器。

圖 - ZYNQ中斷配置

在“重新定制IP”對(duì)話框6.依次點(diǎn)擊確定。

第5步：添加軟外設(shè)

現(xiàn)在，ZYNQ塊被正確配置它的時(shí)間來添加軟定時(shí)器。這些定時(shí)器隨后將通過AXI互連連接到ZYNQ主端口和映射到主要的ARM互連地址空間。

1.添加兩個(gè)AXI定時(shí)器，以塊設(shè)計(jì)。這可以以類似的方式為ZYNQ塊通過右鍵單擊在畫布上完成，然后選擇添加IP。從添加IP對(duì)話框搜索“AXI定時(shí)器”，并將其添加到設(shè)計(jì)中。重復(fù)一次，第二次計(jì)時(shí)。

圖 - ZYNQ和未連接定時(shí)器示意圖

2.連接自動(dòng)化，可從突出綠色條，可用于自動(dòng)連接定時(shí)器。

?

圖 - 定時(shí)器連接自動(dòng)化

定時(shí)器現(xiàn)在應(yīng)該經(jīng)由一個(gè)新的AXI互連由連接自動(dòng)化設(shè)計(jì)協(xié)助自動(dòng)添加連接到ZYNQ塊。您可能會(huì)注意到一個(gè)復(fù)位處理系統(tǒng)也是設(shè)計(jì)的一部分了。

?

圖 - 定時(shí)器連接完成

連接自動(dòng)化還自動(dòng)連接的外設(shè)分配地址范圍。您可以咨詢所產(chǎn)生的地址映射在框圖編輯器的“地址編輯器”窗格中。

?

圖 - 定時(shí)器地址配置

3.從“添加IP”對(duì)話框中添加一個(gè)“Concat的”塊實(shí)例。該塊可以被用于聚合路由給PS的中斷信號(hào)。該塊的輸出應(yīng)連接到IRQ_F2P [0：0] ZYNQ塊的端口。然后axi_timer_0連接的中斷行腳0 Concat的塊。同樣應(yīng)該做axi_timer_1并連接到管腳1塊的毗連的。最終的原理應(yīng)該像 圖-最終的硬件設(shè)計(jì)原理圖

圖 - 最終的硬件設(shè)計(jì)原理圖

4.設(shè)計(jì)可以檢查通過點(diǎn)擊“驗(yàn)證設(shè)計(jì)”按鈕的錯(cuò)誤。