詳細(xì)講解MOS管工作原理

在使用MOS管設(shè)計(jì)開關(guān)電源或者馬達(dá)驅(qū)動(dòng)電路的時(shí)候，大部分人都會(huì)考慮MOS的導(dǎo)通電阻，最大電壓等，最大電流等，也有很多人僅僅考慮這些因素。這樣的電路也許是可以工作的，但并不是優(yōu)秀的，作為正式的產(chǎn)品設(shè)計(jì)也是不允許的。

下面是我對(duì)MOSFET及MOSFET驅(qū)動(dòng)電路基礎(chǔ)的一點(diǎn)總結(jié)，其中參考了一些資料，非全部原創(chuàng)。包括MOS管的介紹，特性，驅(qū)動(dòng)以及應(yīng)用電路。

1，MOS管種類和結(jié)構(gòu)

MOSFET管是FET的一種（另一種是JFET），可以被制造成增強(qiáng)型或耗盡型，P溝道或N溝道共4種類型，但實(shí)際應(yīng)用的只有增強(qiáng)型的N溝道MOS管和增強(qiáng)型的P溝道MOS管，所以通常提到NMOS，或者PMOS指的就是這兩種。

至于為什么不使用耗盡型的MOS管，不建議刨根問底。

對(duì)于這兩種增強(qiáng)型MOS管，比較常用的是NMOS。原因是導(dǎo)通電阻小，且容易制造。所以開關(guān)電源和馬達(dá)驅(qū)動(dòng)的應(yīng)用中，一般都用NMOS。下面的介紹中，也多以NMOS為主。

MOS管的三個(gè)管腳之間有寄生電容存在，這不是我們需要的，而是由于制造工藝限制產(chǎn)生的。寄生電容的存在使得在設(shè)計(jì)或選擇驅(qū)動(dòng)電路的時(shí)候要麻煩一些，但沒有辦法避免，后邊再詳細(xì)介紹。

在MOS管原理圖上可以看到，漏極和源極之間有一個(gè)寄生二極管。這個(gè)叫體二極管，在驅(qū)動(dòng)感性負(fù)載（如馬達(dá)），這個(gè)二極管很重要。順便說一句，體二極管只在單個(gè)的MOS管中存在，在集成電路芯片內(nèi)部通常是沒有的。

2，MOS管導(dǎo)通特性

導(dǎo)通的意思是作為開關(guān)，相當(dāng)于開關(guān)閉合。

NMOS的特性，Vgs大于一定的值就會(huì)導(dǎo)通，適合用于源極接地時(shí)的情況（低端驅(qū)動(dòng)），只要柵極電壓達(dá)到4V或10V就可以了。

PMOS的特性，Vgs小于一定的值就會(huì)導(dǎo)通，適合用于源極接VCC時(shí)的情況（高端驅(qū)動(dòng)）。但是，雖然PMOS可以很方便地用作高端驅(qū)動(dòng)，但由于導(dǎo)通電阻大，價(jià)格貴，替換種類少等原因，在高端驅(qū)動(dòng)中，通常還是使用NMOS。

3，MOS開關(guān)管損失

不管是NMOS還是PMOS，導(dǎo)通后都有導(dǎo)通電阻存在，這樣電流就會(huì)在這個(gè)電阻上消耗能量，這部分消耗的能量叫做導(dǎo)通損耗。選擇導(dǎo)通電阻小的MOS管會(huì)減小導(dǎo)通損耗?，F(xiàn)在的小功率MOS管導(dǎo)通電阻一般在幾十毫歐左右，幾毫歐的也有。

MOS在導(dǎo)通和截止的時(shí)候，一定不是在瞬間完成的。MOS兩端的電壓有一個(gè)下降的過程，流過的電流有一個(gè)上升的過程，在這段時(shí)間內(nèi)，MOS管的損失是電壓和電流的乘積，叫做開關(guān)損失。通常開關(guān)損失比導(dǎo)通損失大得多，而且開關(guān)頻率越快，損失也越大。

導(dǎo)通瞬間電壓和電流的乘積很大，造成的損失也就很大。縮短開關(guān)時(shí)間，可以減小每次導(dǎo)通時(shí)的損失；降低開關(guān)頻率，可以減小單位時(shí)間內(nèi)的開關(guān)次數(shù)。這兩種辦法都可以減小開關(guān)損失。

4，MOS管驅(qū)動(dòng)

跟雙極性晶體管相比，一般認(rèn)為使MOS管導(dǎo)通不需要電流，只要GS電壓高于一定的值，就可以了。這個(gè)很容易做到，但是，我們還需要速度。

在MOS管的結(jié)構(gòu)中可以看到，在GS，GD之間存在寄生電容，而MOS管的驅(qū)動(dòng)，實(shí)際上就是對(duì)電容的充放電。對(duì)電容的充電需要一個(gè)電流，因?yàn)閷?duì)電容充電瞬間可以把電容看成短路，所以瞬間電流會(huì)比較大。選擇/設(shè)計(jì)MOS管驅(qū)動(dòng)時(shí)第一要注意的是可提供瞬間短路電流的大小。

第二注意的是，普遍用于高端驅(qū)動(dòng)的NMOS，導(dǎo)通時(shí)需要是柵極電壓大于源極電壓。而高端驅(qū)動(dòng)的MOS管導(dǎo)通時(shí)源極電壓與漏極電壓（VCC）相同，所以這時(shí)柵極電壓要比VCC大4V或10V。如果在同一個(gè)系統(tǒng)里，要得到比VCC大的電壓，就要專門的升壓電路了。很多馬達(dá)驅(qū)動(dòng)器都集成了電荷泵，要注意的是應(yīng)該選擇合適的外接電容，以得到足夠的短路電流去驅(qū)動(dòng)MOS管。

上邊說的4V或10V是常用的MOS管的導(dǎo)通電壓，設(shè)計(jì)時(shí)當(dāng)然需要有一定的余量。而且電壓越高，導(dǎo)通速度越快，導(dǎo)通電阻也越小?，F(xiàn)在也有導(dǎo)通電壓更小的MOS管用在不同的領(lǐng)域里，但在12V汽車電子系統(tǒng)里，一般4V導(dǎo)通就夠用了。

5，MOS管應(yīng)用電路

MOS管最顯著的特性是開關(guān)特性好，所以被廣泛應(yīng)用在需要電子開關(guān)的電路中，常見的如開關(guān)電源和馬達(dá)驅(qū)動(dòng)，也有照明調(diào)光。

現(xiàn)在的MOS驅(qū)動(dòng)，有幾個(gè)特別的需求，

1，低壓應(yīng)用

當(dāng)使用5V電源，這時(shí)候如果使用傳統(tǒng)的圖騰柱結(jié)構(gòu)，由于三極管的be有0.7V左右的壓降，導(dǎo)致實(shí)際最終加在gate上的電壓只有4.3V。這時(shí)候，我們選用標(biāo)稱gate電壓4.5V的MOS管就存在一定的風(fēng)險(xiǎn)。

同樣的問題也發(fā)生在使用3V或者其他低壓電源的場(chǎng)合。

2，寬電壓應(yīng)用

輸入電壓并不是一個(gè)固定值，它會(huì)隨著時(shí)間或者其他因素而變動(dòng)。這個(gè)變動(dòng)導(dǎo)致PWM電路提供給MOS管的驅(qū)動(dòng)電壓是不穩(wěn)定的。

為了讓MOS管在高gate電壓下安全，很多MOS管內(nèi)置了穩(wěn)壓管強(qiáng)行限制gate電壓的幅值。在這種情況下，當(dāng)提供的驅(qū)動(dòng)電壓超過穩(wěn)壓管的電壓，就會(huì)引起較大的靜態(tài)功耗。

同時(shí)，如果簡單的用電阻分壓的原理降低gate電壓，就會(huì)出現(xiàn)輸入電壓比較高的時(shí)候，MOS管工作良好，而輸入電壓降低的時(shí)候gate電壓不足，引起導(dǎo)通不夠徹底，從而增加功耗。

3，雙電壓應(yīng)用

在一些控制電路中，邏輯部分使用典型的5V或者3.3V數(shù)字電壓，而功率部分使用12V甚至更高的電壓。兩個(gè)電壓采用共地方式連接。

這就提出一個(gè)要求，需要使用一個(gè)電路，讓低壓側(cè)能夠有效的控制高壓側(cè)的MOS管，同時(shí)高壓側(cè)的MOS管也同樣會(huì)面對(duì)1和2中提到的問題。

在這三種情況下，圖騰柱結(jié)構(gòu)無法滿足輸出要求，而很多現(xiàn)成的MOS驅(qū)動(dòng)IC，似乎也沒有包含gate電壓限制的結(jié)構(gòu)。

于是我設(shè)計(jì)了一個(gè)相對(duì)通用的電路來滿足這三種需求。

電路圖如下：

圖1 用于NMOS的驅(qū)動(dòng)電路

圖2 用于PMOS的驅(qū)動(dòng)電路

這里我只針對(duì)NMOS驅(qū)動(dòng)電路做一個(gè)簡單分析：

Vl和Vh分別是低端和高端的電源，兩個(gè)電壓可以是相同的，但是Vl不應(yīng)該超過Vh。

Q1和Q2組成了一個(gè)反置的圖騰柱，用來實(shí)現(xiàn)隔離，同時(shí)確保兩只驅(qū)動(dòng)管Q3和Q4不會(huì)同時(shí)導(dǎo)通。

R2和R3提供了PWM電壓基準(zhǔn)，通過改變這個(gè)基準(zhǔn)，可以讓電路工作在PWM信號(hào)波形比較陡直的位置。

Q3和Q4用來提供驅(qū)動(dòng)電流，由于導(dǎo)通的時(shí)候，Q3和Q4相對(duì)Vh和GND最低都只有一個(gè)Vce的壓降，這個(gè)壓降通常只有0.3V左右，大大低于0.7V的Vce。

R5和R6是反饋電阻，用于對(duì)gate電壓進(jìn)行采樣，采樣后的電壓通過Q5對(duì)Q1和Q2的基極產(chǎn)生一個(gè)強(qiáng)烈的負(fù)反饋，從而把gate電壓限制在一個(gè)有限的數(shù)值。這個(gè)數(shù)值可以通過R5和R6來調(diào)節(jié)。

最后，R1提供了對(duì)Q3和Q4的基極電流限制，R4提供了對(duì)MOS管的gate電流限制，也就是Q3和Q4的Ice的限制。必要的時(shí)候可以在R4上面并聯(lián)加速電容。

這個(gè)電路提供了如下的特性：

1，用低端電壓和PWM驅(qū)動(dòng)高端MOS管。

2，用小幅度的PWM信號(hào)驅(qū)動(dòng)高gate電壓需求的MOS管。

3，gate電壓的峰值限制

4，輸入和輸出的電流限制

5，通過使用合適的電阻，可以達(dá)到很低的功耗。

6，PWM信號(hào)反相。NMOS并不需要這個(gè)特性，可以通過前置一個(gè)反相器來解決。

在設(shè)計(jì)便攜式設(shè)備和無線產(chǎn)品時(shí)，提高產(chǎn)品性能、延長電池工作時(shí)間是設(shè)計(jì)人員需要面對(duì)的兩個(gè)問題。DC-DC轉(zhuǎn)換器具有效率高、輸出電流大、靜態(tài)電流小等優(yōu)點(diǎn)，非常適用于為便攜式設(shè)備供電。目前DC-DC轉(zhuǎn)換器設(shè)計(jì)技術(shù)發(fā)展主要趨勢(shì)有：（1）高頻化技術(shù)：隨著開關(guān)頻率的提高，開關(guān)變換器的體積也隨之減小，功率密度也得到大幅提升，動(dòng)態(tài)響應(yīng)得到改善。小功率DC-DC轉(zhuǎn)換器的開關(guān)頻率將上升到兆赫級(jí)。（2）低輸出電壓技術(shù)：隨著半導(dǎo)體制造技術(shù)的不斷發(fā)展，微處理器和便攜式電子設(shè)備的工作電壓越來越低，這就要求未來的DC-DC變換器能夠提供低輸出電壓以適應(yīng)微處理器和便攜式電子設(shè)備的要求。

這些技術(shù)的發(fā)展對(duì)電源芯片電路的設(shè)計(jì)提出了更高的要求。首先，隨著開關(guān)頻率的不斷提高，對(duì)于開關(guān)元件的性能提出了很高的要求，同時(shí)必須具有相應(yīng)的開關(guān)元件驅(qū)動(dòng)電路以保證開關(guān)元件在高達(dá)兆赫級(jí)的開關(guān)頻率下正常工作。其次，對(duì)于電池供電的便攜式電子設(shè)備來說，電路的工作電壓低（以鋰電池為例，工作電壓2.5～3.6V），因此，電源芯片的工作電壓較低。

MOS管具有很低的導(dǎo)通電阻，消耗能量較低，在目前流行的高效DC－DC芯片中多采用MOS管作為功率開關(guān)。但是由于MOS管的寄生電容大，一般情況下NMOS開關(guān)管的柵極電容高達(dá)幾十皮法。這對(duì)于設(shè)計(jì)高工作頻率DC－DC轉(zhuǎn)換器開關(guān)管驅(qū)動(dòng)電路的設(shè)計(jì)提出了更高的要求。

在低電壓ULSI設(shè)計(jì)中有多種CMOS、BiCMOS采用自舉升壓結(jié)構(gòu)的邏輯電路和作為大容性負(fù)載的驅(qū)動(dòng)電路。這些電路能夠在低于1V電壓供電條件下正常工作，并且能夠在負(fù)載電容1～2pF的條件下工作頻率能夠達(dá)到幾十兆甚至上百兆赫茲。本文正是采用了自舉升壓電路，設(shè)計(jì)了一種具有大負(fù)載電容驅(qū)動(dòng)能力的，適合于低電壓、高開關(guān)頻率升壓型DC－DC轉(zhuǎn)換器的驅(qū)動(dòng)電路。電路基于Samsung AHP615 BiCMOS工藝設(shè)計(jì)并經(jīng)過Hspice仿真驗(yàn)證，在供電電壓1.5V ，負(fù)載電容為60pF時(shí)，工作頻率能夠達(dá)到5MHz以上。

N、P溝道m(xù)os管工作原理

金屬-氧化物-半導(dǎo)體（Metal-Oxide-SemIConductor）結(jié)構(gòu)的晶體管簡稱MOS晶體管，有P型MOS管和N型MOS管之分。MOS管構(gòu)成的集成電路稱為MOS集成電路，而PMOS管和NMOS管共同構(gòu)成的互補(bǔ)型MOS集成電路即為CMOS集成電路。

由p型襯底和兩個(gè)高濃度n擴(kuò)散區(qū)構(gòu)成的MOS管叫作n溝道MOS管，該管導(dǎo)通時(shí)在兩個(gè)高濃度n擴(kuò)散區(qū)間形成n型導(dǎo)電溝道。n溝道增強(qiáng)型MOS管必須在柵極上施加正向偏壓，且只有柵源電壓大于閾值電壓時(shí)才有導(dǎo)電溝道產(chǎn)生的n溝道MOS管。n溝道耗盡型MOS管是指在不加?xùn)艍海旁措妷簽榱悖r(shí)，就有導(dǎo)電溝道產(chǎn)生的n溝道MOS管。

NMOS集成電路是N溝道MOS電路，NMOS集成電路的輸入阻抗很高，基本上不需要吸收電流，因此，CMOS與NMOS集成電路連接時(shí)不必考慮電流的負(fù)載問題。NMOS集成電路大多采用單組正電源供電，并且以5V為多。CMOS集成電路只要選用與NMOS集成電路相同的電源，就可與NMOS集成電路直接連接。不過，從NMOS到CMOS直接連接時(shí)，由于NMOS輸出的高電平低于CMOS集成電路的輸入高電平，因而需要使用一個(gè)（電位）上拉電阻R，R的取值一般選用2～100KΩ。

N溝道增強(qiáng)型MOS管的結(jié)構(gòu)

在一塊摻雜濃度較低的P型硅襯底上，制作兩個(gè)高摻雜濃度的N+區(qū)，并用金屬鋁引出兩個(gè)電極，分別作漏極d和源極s。

然后在半導(dǎo)體表面覆蓋一層很薄的二氧化硅（SiO2）絕緣層，在漏——源極間的絕緣層上再裝上一個(gè)鋁電極，作為柵極g。

在襯底上也引出一個(gè)電極B，這就構(gòu)成了一個(gè)N溝道增強(qiáng)型MOS管。MOS管的源極和襯底通常是接在一起的（大多數(shù)管子在出廠前已連接好）。

它的柵極與其它電極間是絕緣的。

圖（a）、（b）分別是它的結(jié)構(gòu)示意圖和代表符號(hào)。代表符號(hào)中的箭頭方向表示由P（襯底）指向N（溝道）。P溝道增強(qiáng)型MOS管的箭頭方向與上述相反，如圖（c）所示。

N溝道加強(qiáng)型MOS管的特性曲線

1）輸出特性曲線

N溝道加強(qiáng)型MOS管的輸出特性曲線如圖1（a）所示。與結(jié)型場(chǎng)效應(yīng)管一樣，其輸出特性曲線也可分為可變電阻區(qū)、飽和區(qū)、截止區(qū)和擊穿區(qū)幾局部。

2）轉(zhuǎn)移特性曲線

轉(zhuǎn)移特性曲線如圖1（b）所示，由于場(chǎng)效應(yīng)管作放大器件運(yùn)用時(shí)是工作在飽和區(qū)（恒流區(qū)），此時(shí)iD簡直不隨vDS而變化，即不同的vDS所對(duì)應(yīng)的轉(zhuǎn)移特性曲線簡直是重合的，所以可用vDS大于某一數(shù)值（vDS＞vGS-VT）后的一條轉(zhuǎn)移特性曲線替代飽和區(qū)的一切轉(zhuǎn)移特性曲線。

3）iD與vGS的近似關(guān)系

與結(jié)型場(chǎng)效應(yīng)管相相似。在飽和區(qū)內(nèi)，iD與vGS的近似關(guān)系式為

式中IDO是vGS=2VT時(shí)的漏極電流iD。

N溝道增強(qiáng)型MOS管的工作原理

1．vGS對(duì)iD及溝道的控制作用

MOS管的源極和襯底通常是接在一起的（大多數(shù)管子在出廠前已連接好）。從圖1（a）可以看出，增強(qiáng)型MOS管的漏極d和源極s之間有兩個(gè)背靠背的PN結(jié)。當(dāng)柵-源電壓vGS=0時(shí)，即使加上漏-源電壓vDS，而且不論vDS的極性如何，總有一個(gè)PN結(jié)處于反偏狀態(tài)，漏-源極間沒有導(dǎo)電溝道，所以這時(shí)漏極電流iD≈0。

若在柵-源極間加上正向電壓，即vGS＞0，則柵極和襯底之間的SiO2絕緣層中便產(chǎn)生一個(gè)垂直于半導(dǎo)體表面的由柵極指向襯底的電場(chǎng)，這個(gè)電場(chǎng)能排斥空穴而吸引電子，因而使柵極附近的P型襯底中的空穴被排斥，剩下不能移動(dòng)的受主離子（負(fù)離子），形成耗盡層，同時(shí)P襯底中的電子（少子）被吸引到襯底表面。當(dāng)vGS數(shù)值較小，吸引電子的能力不強(qiáng)時(shí)，漏-源極之間仍無導(dǎo)電溝道出現(xiàn)，如圖1（b）所示。

vGS增加時(shí)，吸引到P襯底表面層的電子就增多，當(dāng)vGS達(dá)到某一數(shù)值時(shí)，這些電子在柵極附近的P襯底表面便形成一個(gè)N型薄層，且與兩個(gè)N+區(qū)相連通，在漏-源極間形成N型導(dǎo)電溝道，其導(dǎo)電類型與P襯底相反，故又稱為反型層，如圖1（c）所示。vGS越大，作用于半導(dǎo)體表面的電場(chǎng)就越強(qiáng)，吸引到P襯底表面的電子就越多，導(dǎo)電溝道越厚，溝道電阻越小。我們把開始形成溝道時(shí)的柵-源極電壓稱為開啟電壓，用VT表示。

由上述分析可知，N溝道增強(qiáng)型MOS管在vGS＜VT時(shí)，不能形成導(dǎo)電溝道，管子處于截止?fàn)顟B(tài)。只有當(dāng)vGS≥VT時(shí)，才有溝道形成，此時(shí)在漏-源極間加上正向電壓vDS，才有漏極電流產(chǎn)生。而且vGS增大時(shí)，溝道變厚，溝道電阻減小，iD增大。這種必須在vGS≥VT時(shí)才能形成導(dǎo)電溝道的MOS管稱為增強(qiáng)型MOS管。

2．vDS對(duì)iD的影響

如圖2（a）所示，當(dāng)vGS》VT且為一確定值時(shí)，漏-源電壓vDS對(duì)導(dǎo)電溝道及電流iD的影響與結(jié)型場(chǎng)效應(yīng)管相似。漏極電流iD沿溝道產(chǎn)生的電壓降使溝道內(nèi)各點(diǎn)與柵極間的電壓不再相等，靠近源極一端的電壓最大，這里溝道最厚，而漏極一端電壓最小，其值為vGD=vGS - vDS，因而這里溝道最薄。但當(dāng)vDS較?。╲DS《vGS–VT）時(shí)，它對(duì)溝道的影響不大，這時(shí)只要vGS一定，溝道電阻幾乎也是一定的，所以iD隨vDS近似呈線性變化。

隨著vDS的增大，靠近漏極的溝道越來越薄，當(dāng)vDS增加到使vGD=vGS-vDS=VT（或vDS=vGS-VT）時(shí)，溝道在漏極一端出現(xiàn)預(yù)夾斷，如圖2（b）所示。再繼續(xù)增大vDS，夾斷點(diǎn)將向源極方向移動(dòng)，如圖2（c）所示。由于vDS的增加部分幾乎全部降落在夾斷區(qū)，故iD幾乎不隨vDS增大而增加，管子進(jìn)入飽和區(qū)，iD幾乎僅由vGS決定。

P溝道MOS管工作原理

改變柵壓可以改變溝道中的電子密度，從而改變溝道的電阻。這種MOS場(chǎng)效應(yīng)晶體管稱為P溝道增強(qiáng)型場(chǎng)效應(yīng)晶體管。如果N型硅襯底表面不加?xùn)艍壕鸵汛嬖赑型反型層溝道，加上適當(dāng)?shù)钠珘?，可使溝道的電阻增大或減小。這樣的MOS場(chǎng)效應(yīng)晶體管稱為P溝道耗盡型場(chǎng)效應(yīng)晶體管。統(tǒng)稱為PMOS晶體管。

P溝道MOS晶體管的空穴遷移率低,因而在MOS晶體管的幾何尺寸和工作電壓絕對(duì)值相等的情況下，PMOS晶體管的跨導(dǎo)小于N溝道MOS晶體管。此外，P溝道MOS晶體管閾值電壓的絕對(duì)值一般偏高，要求有較高的工作電壓。它的供電電源的電壓大小和極性,與雙極型晶體管——晶體管邏輯電路不兼容。PMOS因邏輯擺幅大，充電放電過程長，加之器件跨導(dǎo)小，所以工作速度更低，在NMOS電路(見N溝道金屬—氧化物—半導(dǎo)體集成電路)出現(xiàn)之后，多數(shù)已為NMOS電路所取代。只是,因PMOS電路工藝簡單,價(jià)格便宜，有些中規(guī)模和小規(guī)模數(shù)字控制電路仍采用PMOS電路技術(shù)。

PMOS集成電路是一種適合在低速、低頻領(lǐng)域內(nèi)應(yīng)用的器件。PMOS集成電路采用-24V電壓供電。如圖5所示的CMOS-PMOS接口電路采用兩種電源供電。采用直接接口方式，一般CMOS的電源電壓選擇在10～12V就能滿足PMOS對(duì)輸入電平的要求。