包括7nm批量生產(chǎn)和6nm產(chǎn)品的流片, 三星電子在基于EUV技術(shù)的先進制程工藝開發(fā)上取得重大進展

4月16日,三星電子宣布，其5nm FinFET( 鰭式場效應(yīng)晶體管)工藝技術(shù)已經(jīng)開發(fā)完成，該技術(shù)可實現(xiàn)更小面積的芯片和超低功耗，并已準備好為客戶提供樣品，再次彰顯了其在晶圓代工領(lǐng)域的領(lǐng)導地位。此前，三星已實現(xiàn)7nm工藝的批量生產(chǎn)和客戶定制的6nm工藝的產(chǎn)品流片(Tape-out)，并將于4月份內(nèi)實現(xiàn)7nm的出貨。

建設(shè)中的華城EUV廠鳥瞰圖(截止2019年3月)

據(jù)悉，與其第一代EUV(極紫外光刻)工藝7nm相比，三星的5nm FinFET工藝技術(shù)使芯片內(nèi)邏輯區(qū)域的面積效率可提高到25%，同時降低功耗20%或提高性能10%，從而能夠提供更多創(chuàng)新的標準單元架構(gòu)(Standard Cell)。從7nm轉(zhuǎn)到5nm工藝時, 客戶不僅能享受性能、功耗、面積(PPA)上的改進，還可充分利用三星尖端的EUV技術(shù)。與前代產(chǎn)品相同，5nm工藝在金屬層圖案化 (metal layer patterning)中使用了EUV技術(shù)，這樣可以在減少光罩層的同時，提供更好的保真度。

此外，三星5nm工藝的另一個關(guān)鍵優(yōu)勢，在于可將所有在7nm工藝上開發(fā)的知識產(chǎn)權(quán)(IP)用于5nm工藝。因此，現(xiàn)有7nm芯片客戶在向5nm過渡時，將極大受益于遷移成本的降低和預(yù)先驗證好的設(shè)計環(huán)境，從而縮短5nm產(chǎn)品的開發(fā)時間。

得益于三星代工廠與其“SAFE(三星晶圓代工生態(tài)系統(tǒng))”合作伙伴的密切合作，自2018年第四季度起，三星已經(jīng)具備穩(wěn)定的5nm工藝設(shè)計環(huán)境，該環(huán)境包括PDK(工藝設(shè)計工具包)、DM(設(shè)計方法)、EDA(電子設(shè)計自動化工具)和IP(知識產(chǎn)權(quán))。此外，三星代工廠已開始向客戶提供5nm MPW(多項目晶圓)服務(wù)。

華城EUV廠的預(yù)期鳥瞰圖

三星電子(Samsung Electronics)代工業(yè)務(wù)副社長裴永昌表示：“5nm工藝的成功開發(fā)，證明了我們在基于EUV技術(shù)的先進節(jié)點的研發(fā)能力。為了響應(yīng)客戶對先進工藝技術(shù)的需求，使其新產(chǎn)品更加出色，我們將繼續(xù)致力于加速基于EUV技術(shù)的先進制程的批量生產(chǎn)。”

同時，裴永昌先生介紹說，考慮到包括PPA和IP在內(nèi)的各種優(yōu)勢，未來5G、AI(人工智能)、HPC(高性能計算)和自動化等創(chuàng)新領(lǐng)域?qū)UV技術(shù)有大量需求。三星將利用包括EUV技術(shù)在內(nèi)的強大實力，繼續(xù)向客戶提供最先進的技術(shù)和解決方案。

據(jù)悉，三星已經(jīng)在韓國華城工廠上線了基于EUV 技術(shù)的生產(chǎn)線。此外，三星有計劃在2019年下半年將該技術(shù)擴大至華城新的生產(chǎn)線，并于第二年進一步增加生產(chǎn)規(guī)模。