關(guān)鍵詞： AMC , ECP3 , FPGA

Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增強(qiáng)的DSP架構(gòu)，高速SERDES和高速源同步接口。LatticeECP3采用65nm技術(shù)，查找表(LUT)高達(dá)149k邏輯單元，支持高達(dá)486個(gè)用戶I/O，提供高達(dá)320個(gè)18×18乘法器和各種并行I/O標(biāo)準(zhǔn)，主要用于對(duì)成本和功耗敏感的無(wú)線基礎(chǔ)設(shè)備和有線通信。

FPGA器件的LatticeECP3系列經(jīng)過(guò)優(yōu)化來(lái)提供高器件的性能，如增強(qiáng)的DSP架構(gòu)，高速SERDES，和經(jīng)濟(jì)型FPGA架構(gòu)，高速源同步接口。這種組合是通過(guò)器件架構(gòu)的進(jìn)步，和65nm技術(shù)的使用而完成的，這就使得其設(shè)備適合高容量、高速度和低成本的要求。 LatticeECP3器件系列使得查找表（LUT）的容量擴(kuò)大至149k邏輯單元，并支持多達(dá)486個(gè)用戶I/ O。

LatticeECP3器件系列還提供了多達(dá)320個(gè)18×18乘法器和廣泛的并行I/O標(biāo)準(zhǔn)。LatticeECP3 FPGA架構(gòu)進(jìn)行了優(yōu)化，目的是提高性能和降低成本。LatticeECP3器件采用可重構(gòu)SRAM邏輯技術(shù)，并提供了深受歡迎的構(gòu)件，如基于LUT的邏輯，分布式的嵌入式存儲(chǔ)器，鎖相環(huán)（PLL），延遲鎖定環(huán)（DLL），預(yù)制的源同步I-/ O支持，增強(qiáng)的sysDSP片以及先進(jìn)的配置支持，包括加密和雙啟動(dòng)功能。

在LatticeECP3系列上應(yīng)用的、預(yù)設(shè)計(jì)的源同步邏輯支持廣泛的接口標(biāo)準(zhǔn)，包括DDR3，XGMII和7:1 LVDS。 LatticeECP3器件系列還具有專門用于PC功能的高速SERDES。高抖動(dòng)容限和低傳輸抖動(dòng)使得SERDES+PCS塊可以進(jìn)行配置，以支持流行的數(shù)據(jù)協(xié)議，包括PCI Express，SMPTE，以太網(wǎng)（XAUI，千兆以太網(wǎng)和SGMII）和CPRI。發(fā)送預(yù)加重和接收均衡設(shè)置使得SERDES非常合適各種形式的媒體傳輸和接收。

LatticeECP3器件還提供靈活，可靠和安全的配置選項(xiàng)，如雙啟動(dòng)，比特流加密和TransFR現(xiàn)場(chǎng)升級(jí)功能。Lattice的ispLEVER設(shè)計(jì)工具套件，通過(guò)使用LatticeECP3 FPGA系列，可以使得大型復(fù)雜的設(shè)計(jì)更加有效地實(shí)施。支持LatticeECP3的綜合資料庫(kù)可以提供給工程師，以便邏輯綜合工具的使用。

ispLEVER工具采用了結(jié)合型工具輸出（避免板上平面圖設(shè)計(jì)工具的制約）來(lái)設(shè)計(jì)LatticeECP3器件的路線和布局。ispLEVER工具從路由中提取時(shí)序，并詮釋成設(shè)計(jì)，用以驗(yàn)證時(shí)序。Lattice公司為L(zhǎng)atticeECP3系列提供了許多預(yù)先設(shè)計(jì)的IP（知識(shí)產(chǎn)權(quán)） ispLeverCORE模塊。采用這些可配置的軟核IP作為標(biāo)準(zhǔn)化的模塊，設(shè)計(jì)師們可以沒(méi)有后顧之憂地專注于他們的獨(dú)特設(shè)計(jì)，以增加效率。

2012-3-16 19:12:52 上傳

下載附件 (51.93 KB)

圖1 Lattice ECP3 AMC評(píng)估板外形圖

LatticeECP3 FPGA主要特性

更高的邏輯密度，提高了系統(tǒng)集成度

•17k~149k的LUT

•133~586個(gè)I / O

嵌入式SERDES

•150 Mbps~3.2 Gbps用于Generic 8b10b，10位SERDES和8位SERDES模式

•其他協(xié)議每通道數(shù)據(jù)傳輸速率230 Mbps~3.2 Gbps

•每個(gè)設(shè)備最多16個(gè)通道，PCI Express，SONET / SDH，以太網(wǎng)（1GbE，SGMII XAUI），CPRI，SMPTE 3G和Serial RapidIOsysDSP

•全級(jí)聯(lián)片結(jié)構(gòu)

•12到160片高性能乘法和累加

•強(qiáng)大的54位ALU操作

•時(shí)分復(fù)用MAC共享

•舍入和截?cái)?br />
•每片支持

-半個(gè)36×36，兩個(gè)18×18，或四

個(gè)9×9乘法器

-先進(jìn)的18×36 MAC和18x18乘法乘法累加（MMAC）操作靈活的內(nèi)存資源

•最多6.85Mbits的sysMEM 嵌入式RAM塊（EBR）

• 36k~303k位分布式RAMsysCLOCK模擬PLL和DLL

•兩個(gè)DLL，和每個(gè)設(shè)備多達(dá)10個(gè)鎖相環(huán)預(yù)加工源同步I/O

• I/O單元里的DDR寄存器

2012-3-16 19:12:52 上傳

下載附件 (18.26 KB)

圖2 Lattice ECP3 AMC接口板外形圖

•專用的讀/寫平衡功能

•專用齒輪邏輯

•源同步標(biāo)準(zhǔn)的支持

- ADC/DAC，7:1 LVDS，XGMII高速ADC/ DAC器件

•專用DDR/DDR2/DDR3內(nèi)存，支持DQS

•校正輸出可選的符號(hào)間干擾（ISI）可編程sysI/O的緩沖區(qū)支持多種接口

•片上終止

•可選輸入均衡濾波器

• LVTTL和LVCMOS33/25/18/15/12

• SSTL 33/25/18/15 I，II

• HSTL15 I 和HSTL18 I，II

• PCI和差分HSTL，SSTL

• LVDS， Bus-LVDS，LVPECL，RSDS，MLVDS靈活的設(shè)備配置

•專用庫(kù)用于配置I/O

• SPI引導(dǎo)閃存接口

•雙啟動(dòng)圖像支持

•從SPI TransFR的I/O用于簡(jiǎn)單現(xiàn)場(chǎng)更新

•軟錯(cuò)誤檢測(cè)嵌入宏系統(tǒng)級(jí)支持

• IEEE 1149.1和IEEE 1532兼容

• Reveal邏輯分析器

• ORCAstra FPGA配置實(shí)用程序初始化與一般使用的片上振蕩器

• 1.2V核電源

Lattice ECP3 AMC評(píng)估板

LatticeECP3高級(jí)夾層卡（AMC）評(píng)估板可以使設(shè)計(jì)師們?cè)贏MC系統(tǒng)環(huán)境中對(duì)LatticeECP3高速SERDES收發(fā)器的功能進(jìn)行調(diào)查和實(shí)驗(yàn)。LatticeECP3 AMC評(píng)估板可以協(xié)助設(shè)計(jì)師們進(jìn)行快速的原型設(shè)計(jì)，并測(cè)試他們的設(shè)計(jì)。該評(píng)估板具有PICMG AMC R2.0 AMC的外形尺寸規(guī)格，可以使用戶在現(xiàn)場(chǎng)系統(tǒng)評(píng)估。本用戶指南要參考評(píng)估設(shè)計(jì)教程來(lái)使用，以更好地了解LatticeECP3 FPGA。

2012-3-16 19:12:52 上傳

下載附件 (18.13 KB)