深度解析多層互連的過(guò)孔設(shè)計(jì)

交錯(cuò)的孔會(huì)引入寄生電阻和寄生電容，除非是設(shè)計(jì)本來(lái)就有的，否則寄生效應(yīng)會(huì)對(duì)電路性能構(gòu)成不利的影響，會(huì)增加后仿真中調(diào)整參數(shù)的工作量。

2023-12-14 標(biāo)簽：集成電路電容cpu 1.9k 0

計(jì)算光刻技術(shù)有多重要？計(jì)算光刻如何改變2nm芯片制造？

光刻是在晶圓上創(chuàng)建圖案的過(guò)程，是芯片制造過(guò)程的起始階段，包括兩個(gè)階段——光掩膜制造和圖案投影。

2023-04-25 標(biāo)簽：gpu芯片制造光刻 1.8k 0

一文看懂EUV光刻

極紫外 (EUV) 光刻系統(tǒng)是當(dāng)今使用的最先進(jìn)的光刻系統(tǒng)。本文將介紹這項(xiàng)重要但復(fù)雜的技術(shù)。

2023-06-06 標(biāo)簽：半導(dǎo)體晶圓光刻 1.8k 0

半導(dǎo)體光刻的工藝過(guò)程（1）

集成電路(IC)的制造需要在半導(dǎo)體(例如，硅)襯底上執(zhí)行的各種物理和化學(xué)過(guò)程。通常，用于制造 IC 的各種工藝分為三類：薄膜沉積、圖案化和半導(dǎo)體摻雜。導(dǎo)...

2022-08-25 標(biāo)簽：集成電路半導(dǎo)體工藝 1.8k 0

PCB上的死銅對(duì)電路性能的影響

在PCB的制造和設(shè)計(jì)過(guò)程中，可能會(huì)出現(xiàn)一種叫做"死銅"的問(wèn)題。本文將解析死銅在PCB上的含義、成因、對(duì)電路性能的影響以及解決方法。

2023-06-05 標(biāo)簽：電路pcbPCB設(shè)計(jì) 1.8k 0

接觸孔工藝的制造流程

接觸孔工藝是指在 ILD 介質(zhì)層上形成很多細(xì)小的垂直通孔，它是器件與第一層金屬層的連接通道。通孔的填充材料是金屬鎢（W），接觸孔材料不能用Cu，因?yàn)?C...

2024-11-15 標(biāo)簽：晶圓工藝光刻 1.7k 0

半導(dǎo)體光刻的工藝過(guò)程（2）

盡管存在從流變學(xué)角度描述旋涂工藝的理論，但實(shí)際上光刻膠厚度和均勻性隨工藝參數(shù)的變化必須通過(guò)實(shí)驗(yàn)來(lái)確定。光刻膠旋轉(zhuǎn)速度曲線（圖 1-3）是設(shè)置旋轉(zhuǎn)速度以獲...

2022-08-25 標(biāo)簽：半導(dǎo)體工藝光刻 1.7k 0

摩爾定律究竟所言何物？摩爾定律的誕生史

摩爾定律究竟所言何物？它何以如此成功？它是否論證了不可阻擋的科技發(fā)展趨勢(shì)？或者，它是否只是反映了工程學(xué)歷史上的一段獨(dú)特時(shí)期？正是在這段時(shí)間里，憑借硅晶的...

2022-12-02 標(biāo)簽：繼電器邏輯電路摩爾定律 1.6k 0

ASML攜全景光刻解決方案亮相進(jìn)博會(huì)

第六屆進(jìn)博會(huì)于近日在上海國(guó)家會(huì)展中心正式收官，ASML2023進(jìn)博之旅也圓滿落幕! 今年，ASML繼續(xù)以“光刻未來(lái)，攜手同行”為主題，攜全景光刻解決方案...

2023-11-11 標(biāo)簽：半導(dǎo)體晶圓光刻 1.6k 0

有源區(qū)工藝的制造過(guò)程

有源區(qū)工藝是指通過(guò)刻蝕去掉非有源區(qū)的區(qū)域的硅襯底，而保留器件的有源區(qū)。

2024-10-31 標(biāo)簽：晶圓工藝光刻 1.6k 0

芯片架構(gòu)計(jì)算任務(wù)改變對(duì)計(jì)算架構(gòu)的需求

漸進(jìn)式改進(jìn)與性能的巨大飛躍相結(jié)合，雖然這些改進(jìn)將計(jì)算和分析能力提升到全新水平，但也需要全新的權(quán)衡考慮。這些變革的核心在于高度定制的芯片架構(gòu)，芯片是在最先...

2023-09-27 標(biāo)簽：傳感器芯片內(nèi)存 1.5k 0

光學(xué)光刻技術(shù)有哪些分類 光刻技術(shù)的原理

光學(xué)光刻是通過(guò)廣德照射用投影方法將掩模上的大規(guī)模集成電路器件的結(jié)構(gòu)圖形畫(huà)在涂有光刻膠的硅片上，通過(guò)光的照射，光刻膠的成分發(fā)生化學(xué)反應(yīng)，從而生成電路圖。限...

2023-10-24 標(biāo)簽：芯片集成電路芯片制造 1.5k 0

芯片制造的光刻支出如何隨著各種節(jié)點(diǎn)縮小演變歷程

單片設(shè)計(jì)每個(gè)晶圓有 30 個(gè)好的die，而小芯片 MCM 設(shè)計(jì)每個(gè)晶圓有 79 個(gè)好的die。假設(shè)所有有缺陷的die都必須扔進(jìn)垃圾桶。如果沒(méi)有芯片良率收...

2022-07-22 標(biāo)簽：cpu晶圓光刻 1.5k 0

這可能最簡(jiǎn)單的半導(dǎo)體工藝流程

共讀好書(shū) 你即使從來(lái)沒(méi)有學(xué)過(guò)物理，從來(lái)沒(méi)學(xué)過(guò)數(shù)學(xué)也能看懂，但是有點(diǎn)太簡(jiǎn)單了，適合入門，如果你想了解更多的CMOS內(nèi)容，就要看這一期的內(nèi)容了，因?yàn)橹挥辛私?..

2023-12-08 標(biāo)簽：CMOS半導(dǎo)體光刻 1.4k 0

逆向光刻的原理及其優(yōu)勢(shì)

中國(guó)科學(xué)院大學(xué)集成電路學(xué)院是國(guó)家首批支持建設(shè)的示范性微電子學(xué)院。為了提高學(xué)生對(duì)先進(jìn)光刻技術(shù)的理解，本學(xué)期集成電路學(xué)院開(kāi)設(shè)了《集成電路先進(jìn)光刻技術(shù)與版圖設(shè)...

2023-05-26 標(biāo)簽：集成電路光刻光刻技術(shù) 1.4k 0