完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12586個(gè) 瀏覽:618066次 帖子:7903個(gè)
基于Adaboost算法結(jié)合Virtex5平臺(tái)如何提升FPGA器件的性能
本文系統(tǒng)的實(shí)現(xiàn)主要用到了兩類邏輯資源來(lái)優(yōu)化系統(tǒng)性能:DSP48E Slice:25x18位二進(jìn)制補(bǔ)碼乘法器能產(chǎn)生48位全精度結(jié)果。此功能單元還能夠?qū)崿F(xiàn)諸...
都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn),合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作種取得事半功倍的效果。
如何在FPGA上使用resizer IP來(lái)調(diào)整圖像的大小
根據(jù)數(shù)字編號(hào)依次連接并點(diǎn)亮板卡,最后在板卡出現(xiàn)BTN0~BTN3同時(shí)點(diǎn)亮閃爍一次后為開(kāi)機(jī)完成狀態(tài)。 3. 在筆記本電腦上配置網(wǎng)絡(luò),使得無(wú)線網(wǎng)卡的上網(wǎng)功能...
FPGA基本知識(shí)與發(fā)展趨勢(shì)(part2)
由于基于LUT 的FPGA 具有很高的集成度,其器件密度從數(shù)萬(wàn)門到數(shù)千萬(wàn)門不等,可以完成極其復(fù)雜的時(shí)序與邏輯組合邏輯電路功能,所以適用于高速、高密度的高...
MicroSAR數(shù)字接收機(jī)的FPGA實(shí)現(xiàn)
之前給大家介紹過(guò)楊百翰大學(xué)地球微波遙感實(shí)驗(yàn)室(MERS)開(kāi)發(fā)的microSAR,一種小型低成本LFM-CW SAR系統(tǒng)。在這一經(jīng)驗(yàn)的基礎(chǔ)上,BYU與Ar...
2023-12-25 標(biāo)簽:fpga濾波器數(shù)字接收機(jī) 797 0
采用FPGA器件和高速模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)高精度信號(hào)卡的應(yīng)用方案
在導(dǎo)彈型號(hào)的研制過(guò)程中,匹配裝置是用于遙測(cè)系統(tǒng)中信號(hào)變換的關(guān)鍵部件,是彈上所有關(guān)鍵部件的信息送到遙測(cè)設(shè)備的咽喉。匹配裝置的精度和可靠性是影響遙測(cè)結(jié)果的重...
2020-08-05 標(biāo)簽:fpgacpld模數(shù)轉(zhuǎn)換器 795 0
Altera FPGA 的PIO IP當(dāng)中bidir和inout選項(xiàng)的區(qū)別
? PIO IP是FPGA 設(shè)計(jì)中比較簡(jiǎn)單常用的IP, 當(dāng)設(shè)置PIO IP的Direction的時(shí)候,可以看到有如下4個(gè)選項(xiàng): Input代表這組IO是...
在仿真的時(shí)候會(huì)實(shí)時(shí)打印DUT和參考模型的結(jié)果是否比對(duì)成功。因?yàn)樵O(shè)置了DUT和參考模型的結(jié)果之間的閾值為5,所以當(dāng)兩者差值在5以內(nèi)時(shí)都會(huì)打印sim suc...
在開(kāi)發(fā)一個(gè)加速程序的之前,有一個(gè)很重要的步驟:正確設(shè)計(jì)程序架構(gòu)。開(kāi)發(fā)人員需要明確軟件應(yīng)用程序中哪一部分是需要硬件加速的,并且它多少的并行量,以保證硬件加...
FPGA有限狀態(tài)機(jī)編寫如何選擇狀態(tài)編碼?
在Verilog HDL中可以用許多種方法來(lái)描述有限狀態(tài)機(jī),最常用的方法是用always語(yǔ)句和case語(yǔ)句。
2023-03-23 標(biāo)簽:fpga寄存器有限狀態(tài)機(jī) 790 1
FPGAs需要多種不同的電壓。在這個(gè)設(shè)計(jì)中,將I/O引腳的工作電壓設(shè)置為3.3V(因?yàn)檫@對(duì)于業(yè)余愛(ài)好者來(lái)說(shuō)比較標(biāo)準(zhǔn)),但還需要提供5V、1.8V和1.0...
今天在群里有工程師問(wèn)我,怎么才叫**學(xué)會(huì)了**FPGA,怎么才叫**學(xué)好了**FPGA?我相信有很多朋友有類似的問(wèn)題,因?yàn)樵诙鄶?shù)人的潛意識(shí)里,F(xiàn)PGA是...
AI Transformer模型支持機(jī)器視覺(jué)對(duì)象檢測(cè)方案
使用機(jī)器視覺(jué)進(jìn)行對(duì)象檢測(cè)需要 AI 模型/算法在 AI 芯片、FPGA 或模塊上運(yùn)行。它們通常被稱為“人工智能引擎”。在首次訓(xùn)練后,可以部署 AI 模型...
2023-11-23 標(biāo)簽:fpga微處理器機(jī)器視覺(jué) 788 0
一種基于Petri網(wǎng)的并行控制器的VHDL實(shí)現(xiàn)
Petri網(wǎng)是離散事件系統(tǒng)建模的重要工具,本文使用硬件描述語(yǔ)言VHDL實(shí)現(xiàn)了基于Petri網(wǎng)的并行控制器。文中通過(guò)一個(gè)液位控制系統(tǒng)實(shí)例具體介紹了這一方法...
為什么FPGA難學(xué)?FPGA的內(nèi)部結(jié)構(gòu)解析
“時(shí)鐘是時(shí)序電路的控制者”這句話太經(jīng)典了,可以說(shuō)是FPGA設(shè)計(jì)的圣言。FPGA的設(shè)計(jì)主要是以時(shí)序電路為主,因?yàn)榻M合邏輯電路再怎么復(fù)雜也變不出太多花樣,理...
采用可編程、混合訊號(hào)電源管理組件解決電源管理問(wèn)題
產(chǎn)生所有電源供應(yīng)相關(guān)狀態(tài)和控制邏輯訊號(hào)——例如重置訊號(hào)產(chǎn)生、電源錯(cuò)誤指示(監(jiān)測(cè))和電壓管理。圖1展示了一個(gè)采用CPU或微處理器電路板的典型電源管理功能。
當(dāng)我們需要進(jìn)行計(jì)算時(shí),通常會(huì)選擇使用基于指令的架構(gòu),比如中央處理器(CPU)或圖形處理器(GPU),編寫適用于這些架構(gòu)的軟件程序。這些架構(gòu)是通用的,可以...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |