完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1667個(gè) 瀏覽:124016次 帖子:5352個(gè)
硬件中存在DDR4校準(zhǔn)后數(shù)據(jù)錯(cuò)誤
本篇博文中的分析是根據(jù)真實(shí)客戶問(wèn)題撰寫(xiě)的,該客戶發(fā)現(xiàn)硬件中存在 DDR4 校準(zhǔn)后數(shù)據(jù)錯(cuò)誤,此問(wèn)題顯示為與時(shí)序有關(guān),但時(shí)序報(bào)告中并未顯示任何違例,最初并未...
Xilinx Adapt 2021虛擬技術(shù)大會(huì)聚焦賽靈思數(shù)據(jù)中心、5G與核心垂直市場(chǎng)
Xilinx Adapt 2021 包含公司高層主題演講,以及賽靈思合作伙伴和客戶現(xiàn)身說(shuō)法。同期還將有超過(guò) 100 場(chǎng)演講、論壇、產(chǎn)品培訓(xùn)及實(shí)驗(yàn)室項(xiàng)目,...
FIFO是在FPGA設(shè)計(jì)中使用的非常頻繁,也是影響FPGA設(shè)計(jì)代碼穩(wěn)定性以及效率等得關(guān)鍵因素。在數(shù)據(jù)連續(xù)讀取時(shí),為了能不間斷的讀出數(shù)據(jù)而又不導(dǎo)致FIFO...
基于Xilinx的XCKU115-3-FLVF1924-E芯片的PCIe x8 硬件加速卡方案
一、板卡概述 ? ?????本板卡系我公司自主研發(fā),采用Xilinx公司的XCKU115-3-FLVF1924-E芯片作為主處理器,主要用于FPGA硬件...
Dialog半導(dǎo)體公司為Xilinx Kria K26自適應(yīng)系統(tǒng)模塊提供電源管理方案
賽靈思的Kria自適應(yīng)SOM產(chǎn)品組合是可隨時(shí)投產(chǎn)的小型嵌入式板卡,可在基于邊緣的應(yīng)用中實(shí)現(xiàn)快速部署。
基于Xilinx XC7Z100+ADRV9009的雙收雙發(fā)無(wú)線電射頻板卡
基于XC7Z100+ADRV9009的雙收雙發(fā)無(wú)線電射頻板卡 ? 一、板卡概述 ??? 基于XC7Z100+ADRV9009的雙收雙發(fā)無(wú)線電射頻板卡是基...
近年,隨著自動(dòng)駕駛和5G的興起,以及云計(jì)算和互聯(lián)網(wǎng)的發(fā)展,我們看到應(yīng)用市場(chǎng)正在經(jīng)歷著前所未有的需求變化。隨之而來(lái)也給前端的研發(fā)和產(chǎn)品設(shè)計(jì)工程師帶來(lái)了諸多...
Xilinx SelectIO IP的GUI參數(shù)詳解及應(yīng)用設(shè)計(jì)
雷達(dá)信號(hào)處理離不開(kāi)高速ADC/DAC的使用,而高速ADC/DAC的信號(hào)處理對(duì)時(shí)序的要求非常苛刻。Xilinx SelectIO IP的出現(xiàn)滿足了大多數(shù)芯...
貿(mào)澤備貨Xilinx Kria KV260視覺(jué)AI入門套件,助力快速開(kāi)發(fā)視覺(jué)應(yīng)用
貿(mào)澤電子 (Mouser Electronics) 即日起備貨Xilinx的Kria? KV260視覺(jué)AI入門套件。
如何用ZCU106來(lái)實(shí)現(xiàn)PL PCIE Tandem PROM功能
根據(jù)PCIE規(guī)范對(duì)設(shè)備的要求是PERST# must deassert 100 ms after the power good of the syste...
怎么在Vitis加速設(shè)計(jì)中為Kernel創(chuàng)建面積約束
本文來(lái)自賽靈思高級(jí)產(chǎn)品應(yīng)用工程師 Hong Han Alveo系列開(kāi)發(fā)板上的平臺(tái)其實(shí)是一個(gè)DFX設(shè)計(jì)的靜態(tài)部分,在Vitis 統(tǒng)一軟件平臺(tái)中使用Alve...
剖析具有挑戰(zhàn)性的設(shè)計(jì)時(shí)鐘方案
時(shí)鐘設(shè)計(jì)方案在復(fù)雜的FPGA設(shè)計(jì)中,設(shè)計(jì)時(shí)鐘方案是一項(xiàng)具有挑戰(zhàn)性的任務(wù)。設(shè)計(jì)者需要很好地掌握目標(biāo)器件所能提供的時(shí)鐘資源及它們的限制,需要了解不同設(shè)計(jì)技術(shù)...
2021-06-17 標(biāo)簽:fpga寄存器數(shù)據(jù) 1917 0
瑞蘇盈科仙女座XZU90基于Xilinx Zynq UltraScale+ MPSoC打造,并針對(duì)需要大量收發(fā)器以處理大量數(shù)據(jù)的應(yīng)用優(yōu)化。
賽靈思為邊緣端和云端提供多種加速應(yīng)用和IP解決方案
自從 4 月份公開(kāi)發(fā)布 Kria SOM 產(chǎn)品組合以來(lái),賽靈思應(yīng)用商店中涌現(xiàn)出大量新的邊緣應(yīng)用。作為發(fā)布、推廣和銷售來(lái)自賽靈思生態(tài)系統(tǒng)合作伙伴的優(yōu)秀應(yīng)用...
Vivado的XDC設(shè)置輸出延時(shí)問(wèn)題
Vivado 的XDC設(shè)置輸出延時(shí) Vivado 的XDC設(shè)置輸出延時(shí),用于輸出伴隨時(shí)鐘和數(shù)據(jù)的,數(shù)據(jù)是由系統(tǒng)時(shí)鐘125M驅(qū)動(dòng),伴隨時(shí)鐘是由125M經(jīng)過(guò)...
在Vitis 統(tǒng)一軟件平臺(tái)中使用Alveo系列開(kāi)發(fā)板設(shè)計(jì)加速Kernel時(shí),系統(tǒng)會(huì)自動(dòng)為Kernel的時(shí)鐘設(shè)置默認(rèn)頻率。 以 xilinx_u200_q...
1 介紹 Xilinx 全新 16 納米及 20 納米 UltraScale 系列基于首款架構(gòu),不僅覆蓋從平面到 FinFET 技術(shù)乃至更高技術(shù)的多個(gè)節(jié)...
01介紹 Xilinx提供超低延時(shí)編解碼方案,并提供了全套軟件。MPSoC Video Codec Unit提供了詳細(xì)說(shuō)明。其中的底層應(yīng)用軟件是VCU ...
AnDAPT為Xilinx Zynq平臺(tái)FPGA和SoC設(shè)備推出完整電源解決方案
AnDAPT支持為Xilinx Zynq所有的UltraScale+和Zynq-7000 FPGA/SoC供電,包括采用集成、靈活和高效AmP電源管理I...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |