碳化硅（SiC）MOSFET的使用為各種應(yīng)用實(shí)現(xiàn)了高效供電，例如電動(dòng)汽車快速充電、電源、可再生能源和電網(wǎng)基礎(chǔ)設(shè)施。雖然它們的性能優(yōu)于傳統(tǒng)的硅MOSFET和絕緣柵雙極晶體管（IGBT），但驅(qū)動(dòng)方法略有不同，在設(shè)計(jì)過(guò)程中必須仔細(xì)考慮。以下是為您的SiC應(yīng)用研究柵極驅(qū)動(dòng)器時(shí)的一些示例規(guī)格：

　　電源電壓范圍，具有正負(fù)VGS

　　共模瞬態(tài)抗擾度（CMTI）超過(guò)100 kV/μs

　　最大工作絕緣電壓高達(dá)1，700 V

　　驅(qū)動(dòng)能力高達(dá)10 A

　　傳播延遲時(shí)間和通道失配時(shí)間小于10 ns

　　有源米勒鉗位

　　快速短路保護(hù)（SCP）（小于1.8μs）

　　碳化硅表面壓裂板的一般驅(qū)動(dòng)注意事項(xiàng)

　　鑒于這些規(guī)格，需要考慮一些隔離式柵極驅(qū)動(dòng)器技術(shù)。磁耦合驅(qū)動(dòng)器是一種相當(dāng)成熟的技術(shù)，但在磁場(chǎng)應(yīng)用中可能是一個(gè)問(wèn)題。電容耦合驅(qū)動(dòng)器具有很好的高壓應(yīng)力保護(hù)，并提高了對(duì)外部磁場(chǎng)的抗擾度，同時(shí)以最小的延遲提供非?？斓拈_(kāi)關(guān)。然而，該技術(shù)在高電場(chǎng)應(yīng)用中仍然容易出現(xiàn)問(wèn)題。更傳統(tǒng)的隔離形式，即光耦合，非常有效，可提供很好的瞬態(tài)和噪聲保護(hù)，但隨著時(shí)間的推移，光增益和LED特性可能會(huì)磨損。

　　隨著系統(tǒng)功率和頻率的增加，柵極功率要求也隨之增加。設(shè)計(jì)人員應(yīng)確保驅(qū)動(dòng)器具有足夠的驅(qū)動(dòng)強(qiáng)度，以便根據(jù)（頻率×Qg）以所需頻率切換MOSFET。將柵極驅(qū)動(dòng)器內(nèi)部FET RDS（on）保持在較低水平可實(shí)現(xiàn)更高的電流輸送和更高的開(kāi)關(guān)速度，但總平均功率規(guī)格取決于開(kāi)關(guān)頻率、總柵極電荷（以及放置在柵極上的任何其他電容）、柵極電壓擺幅以及并聯(lián)SiC MOSFET的數(shù)量或P=（頻率×Qg×Vgs（總）×N）。其中P是平均功率，頻率q是開(kāi)關(guān)頻率，Qg是總柵極電荷，Vgs（總）是總柵極電壓擺幅，N是并聯(lián)器件的數(shù)量。

　　特別應(yīng)該檢查的一件事是最大VGS額定值，它應(yīng)該允許在開(kāi)關(guān)時(shí)出現(xiàn)振鈴和過(guò)沖，如圖所示。其次，用于接通/關(guān)斷的最大標(biāo)稱電源電壓（15 V，–4 V）應(yīng)確保安全運(yùn)行和長(zhǎng)期可靠性。在具有相對(duì)嚴(yán)格反饋控制的實(shí)際設(shè)計(jì)中，可以實(shí)現(xiàn)±2%的導(dǎo)通/關(guān)斷容差，但多繞組反激式電源可接受±5%的容差。

　　SiC MOSFET的開(kāi)關(guān)速度比硅等離子體快得多，因此SiC柵極驅(qū)動(dòng)器的設(shè)計(jì)必須能夠承受更高的dV/dt（開(kāi)關(guān)期間漏源電壓的變化率），這可能導(dǎo)致振鈴和MOSFET損壞。在硬開(kāi)關(guān)應(yīng)用中，碳化硅MOSFET可以產(chǎn)生超過(guò)150 V/ns的dV/dt，因此建議用較小的RG（外部柵極電阻）值積極驅(qū)動(dòng)MOSFET，并選擇具有高CMTI額定值的驅(qū)動(dòng)器。

　　一些印刷電路板布局提示和技巧

　　對(duì)稱的PCB布局對(duì)于降低并聯(lián)開(kāi)關(guān)柵極環(huán)路中的環(huán)流至關(guān)重要。此外，將電源環(huán)路與柵極環(huán)路分離可防止串?dāng)_，同時(shí)增加阻尼效應(yīng)（如柵極電阻和鐵氧體磁珠）可以防止柵極振蕩并減少電壓尖峰和振鈴。在MOSFET的柵極和源極之間放置一個(gè)小電容（100 pF至1 nF）為高頻噪聲電流提供了一條低阻抗路徑，以繞過(guò)柵極

　　柵極驅(qū)動(dòng)器和電源環(huán)路的布線至關(guān)重要。使它們彼此分開(kāi)。

　　由于SiC系統(tǒng)中的高di/dt和dV/dt，寄生電感和電容會(huì)對(duì)性能和開(kāi)關(guān)行為產(chǎn)生巨大影響。減少寄生效應(yīng)的一些提示：

　　在處理通孔元件時(shí)，使用盡可能短的引線。

　　最大限度地縮短?hào)艠O驅(qū)動(dòng)器與MOS場(chǎng)效應(yīng)晶體管之間的距離。

　　在直流母線上包括低阻抗薄膜或陶瓷電容器。

　　對(duì)DC總線使用大的重疊澆注。

　　最大限度地減少交換節(jié)點(diǎn)與總線和其他信號(hào)的重疊。

　　使敏感信號(hào)遠(yuǎn)離高頻磁性元件。

　　保持電源環(huán)路和柵極驅(qū)動(dòng)器信號(hào)分離。

　　開(kāi)關(guān)節(jié)點(diǎn)上的電容會(huì)增加損耗。

　　總線環(huán)路中的電感會(huì)增加關(guān)斷時(shí)的電壓過(guò)沖。

　　柵極電路中的電感和電容會(huì)降低開(kāi)關(guān)速度并控制柵極電壓。

　　并聯(lián)器件看到的電感或電容的差異將導(dǎo)致不平衡。

　　并聯(lián)MOSFET可實(shí)現(xiàn)高功率設(shè)計(jì)（如交錯(cuò)式升壓轉(zhuǎn)換器），并且可以在多個(gè)級(jí)別完成。在為并聯(lián)MOSFET實(shí)現(xiàn)驅(qū)動(dòng)器時(shí)，其柵極不應(yīng)直接連接在一起，而應(yīng)將柵極電阻分別施加到每個(gè)柵極。此外，在開(kāi)關(guān)轉(zhuǎn)換期間，電源路徑布局中的任何不對(duì)稱都會(huì)在電源之間產(chǎn)生電壓不平衡。雜散電感（可能在1到15 nH之間變化）也會(huì)產(chǎn)生不平衡的振蕩電壓，但增加?xùn)艠O電阻和添加鐵氧體磁珠可以增加阻尼效應(yīng)，以幫助減少振蕩和開(kāi)關(guān)損耗。此外，在每個(gè)SiC MOSFET的源極上增加一個(gè)1Ω電阻可以大大減少可能流動(dòng)的任何高峰值電流，并充當(dāng)VGS的自動(dòng)反饋，有助于改善動(dòng)態(tài)共享

　　在實(shí)現(xiàn)模塊時(shí)，一些相同的規(guī)則適用。將開(kāi)關(guān)節(jié)點(diǎn)對(duì)稱地連接到負(fù)載并確保每個(gè)模塊到直流總線的阻抗匹配非常重要。并聯(lián)模塊時(shí)，設(shè)計(jì)人員可以在共享柵極驅(qū)動(dòng)器和單獨(dú)的柵極驅(qū)動(dòng)器之間進(jìn)行選擇。共享柵極驅(qū)動(dòng)器有助于消除不同驅(qū)動(dòng)器之間的時(shí)序不匹配，但柵極驅(qū)動(dòng)器板可能難以布局，特別是對(duì)于兩個(gè)以上的并行模塊。分離柵極驅(qū)動(dòng)器需要較低的器件間時(shí)序偏差。

　　通常，MOSFET在0 V時(shí)完全關(guān)閉，在半橋配置中增加負(fù)柵極偏置可提高抗噪性并避免誤接，但對(duì)于單端功率轉(zhuǎn)換器，如反激式、升壓式或降壓型轉(zhuǎn)換器，使用0 V關(guān)斷電壓是可以接受的。使用圖騰柱拓?fù)鋾r(shí)，高dV/dt和di/dt通常會(huì)導(dǎo)致串?dāng)_，并可能在柵極產(chǎn)生振鈴和電壓尖峰，因此負(fù)電壓（如–4 V）穩(wěn)態(tài)設(shè)置將為不超過(guò)–8 V的尖峰提供足夠的裕量。如果PCB布局已經(jīng)過(guò)優(yōu)化，則負(fù)柵極偏置可以更接近–3 V或–2 V（降低此偏置反過(guò)來(lái)降低體二極管的正向電壓），只要沒(méi)有誤接通。

　　總而言之，SiC技術(shù)可實(shí)現(xiàn)高效率和高功率密度的系統(tǒng)，但必須牢記多種策略。柵極驅(qū)動(dòng)器必須具有足夠的驅(qū)動(dòng)能力，以降低開(kāi)關(guān)損耗并在足夠高的開(kāi)關(guān)頻率下工作，并且必須具有高CMTI、最小的寄生效應(yīng)以及優(yōu)化的去失檢測(cè)和軟關(guān)斷功能。在布置PCB時(shí)，針對(duì)敏感信號(hào)的對(duì)稱性和短走線以防止串?dāng)_，使用電容器和鐵氧體等無(wú)源元件來(lái)幫助抑制噪聲，實(shí)現(xiàn)單個(gè)柵極電阻以保持平衡，并以統(tǒng)一的方式保持冷卻/熱管理。

　編輯：黃飛