SRAM模塊,SRAM模塊結(jié)構(gòu)原理是什么?

RAM 結(jié)構(gòu)框圖如圖1 所示。它主要由存儲矩陣（又稱存儲體）、地址譯碼器和讀/寫電路 3 部分組成。存儲矩陣是存儲器的主體，其他兩部分稱為存儲器的外圍電路。

存儲矩陣是由許多存儲單元有規(guī)則地排列構(gòu)成的，每一個存儲單元可以存儲一位二進制碼。對每個存儲單元用二進制碼編號，即構(gòu)成存儲單元的地址，為了選中給定單元的地址，可以采用一元尋址（又稱為字結(jié)構(gòu)或單譯碼結(jié)構(gòu)），或者二元尋址（又稱位結(jié)構(gòu)或雙譯碼結(jié)構(gòu)）。其邏輯框圖如2 所示，圖中，存儲矩陣包含 16 個存儲單元，所以，需要 16 個地址。圖2（a）是一元尋址，由 4 位地址碼便可構(gòu)成 16 個地址，即 16 條字線，每條字線為 1 電平時便選中相應(yīng)存儲單元。被選中單元通過數(shù)據(jù)線與讀/寫電路連接，便可實現(xiàn)對該單元的讀出或?qū)懭搿?/p>

圖 2(b)為二元尋址邏輯圖，它有 X 和 Y 兩個地址譯碼器。每個存儲單元由 X字線和 Y 字線控制，只有在 X 和 Y 字線都被選中時才能對該單元讀出或?qū)懭?。二元尋址可以大大減少字線數(shù)量。所以，在大容量 RAM 中均采用二元尋址。

靜態(tài) MOS 存儲單元

圖 3 所示的是靜態(tài) MOS 六管存儲單元。圖中，X i和 Yj為字線；I/O 為數(shù)據(jù)入/輸出端；R/ W 為讀/寫控制端。當(dāng) R/ W =0 時，進行寫入操作；當(dāng) R/ W =1 時，行讀出操作。

電路均由增強型 NMOS 管構(gòu)成，T1、T3和 T2、T4兩個反相器交叉耦合構(gòu)成觸器。電路采用二元尋址，當(dāng)字線 Xi和 Yj均為高電平時，T5~T8均導(dǎo)通，則該單元選中，若此時R/ W為1，則電路為讀出態(tài)，三態(tài)門G1、G2被禁止，三態(tài)門G3工作，存儲數(shù)據(jù)經(jīng)數(shù)據(jù)線 D，通過三態(tài)門 G3至 I/O 引腳輸出。若 R/ W 為 0，則三態(tài)G1、G2工作，三態(tài)門 G3被禁止，由 I/O 輸入數(shù)據(jù)經(jīng) G1、G2便寫入存儲單元。

靜態(tài)MOS-RAM（簡稱 SRAM）

SRAM產(chǎn)品種類繁多，在容量與功耗等指標(biāo)上有很寬的覆蓋面，可供不同的場合應(yīng)用，但基本電路結(jié)構(gòu)大同小異。圖4是W2114 SRAM（1K*4位），這是一種典型結(jié)構(gòu)，5H2112（256*4）和美國的HM6116（2K*8）位都是采用這種結(jié)構(gòu)。它采用HC-MOS工藝（H表示高速），所以，具有高速、低耗、單一5V電源、外圍電路簡單、輸入輸出引腳公用、三態(tài)輸出、使用非常簡單以及存取時間短（為100ns）的特點。

CS為選通端， WE 為寫使能控制端，A0~A9為地址，I/O1~I/O4為輸入/輸出。顯然可見為二元尋址和三態(tài)輸出結(jié)構(gòu)。 CS為低電平有效，電路選通之后，若要寫入操作，則令 WE =0，輸入三態(tài)門被選通(高電平有效)，數(shù)據(jù)通過輸入控制電路被寫入；與此同時，輸出三態(tài)門關(guān)閉，切斷了輸出與數(shù)據(jù)總線的聯(lián)系。若要讀出，則令 WE =1，輸入三態(tài)門關(guān)閉而輸出三態(tài)門被選通，因而存儲數(shù)據(jù)被讀出。功能表示于下表。