三星電子和臺積電目前都計劃開展 3nm 制程工藝研發(fā)。據(jù)外媒 TomsHardware 消息，三星在 IEEE 國際固態(tài)電路會議（ISSCC）上，三星工程師分享了即將推出的 3nm GAEMBCFET芯片的制造細(xì)節(jié)。

GAAFET 晶體管（閘極全環(huán)場效晶體管）從構(gòu)造上有兩種形態(tài)，是目前 FinFET 的升級版。三星表示傳統(tǒng)的 GAAFET 工藝采用三層納米線來構(gòu)造晶體管，柵極比較?。欢?MBCFET 工藝使用納米片構(gòu)造晶體管，三星已經(jīng)為 MBCFET 注冊了商標(biāo)。三星表示，這兩種方式都可以實現(xiàn) 3nm，但取決于具體設(shè)計。

第一種 GAAFET 晶體管的想法早在 1988 年便被提出，這項技術(shù)允許設(shè)計者通過調(diào)整晶體管通道的寬度來精確控制性能和功耗。較寬的材料便于在大功率下獲得更高的性能；而較薄的材料可以降低功耗，但是性能受影響。

三星于 2019 年便展現(xiàn)了 3GAE 工藝的原理。三星表示，與 7LPP 技術(shù)相比，3GAE 能夠?qū)崿F(xiàn) 30% 的性能改進(jìn)，功率降低 50%，此外晶體管密度可以提升 80%。

編輯：hfy