雙方拓展戰(zhàn)略合作,提供全面的3D系統(tǒng)集成功能,支持在單一封裝中集成數(shù)千億個(gè)晶體管
新思科技3DIC Compiler是統(tǒng)一的多裸晶芯片設(shè)計(jì)實(shí)現(xiàn)平臺(tái),無(wú)縫集成了基于臺(tái)積公司3DFabric技術(shù)的設(shè)計(jì)方法, 為客戶提供完整的“初步規(guī)劃到簽核”的設(shè)計(jì)平臺(tái)
此次合作將臺(tái)積公司的技術(shù)進(jìn)展與3DIC Compiler的融合架構(gòu)、先進(jìn)設(shè)計(jì)內(nèi)分析架構(gòu)和簽核工具相結(jié)合,滿足了開發(fā)者對(duì)性能、功耗和晶體管數(shù)量密度的要求
新思科技(Synopsys)近日宣布擴(kuò)大與臺(tái)積公司的戰(zhàn)略技術(shù)合作,提供更高水平的系統(tǒng)集成,以滿足高性能計(jì)算(HPC)應(yīng)用對(duì)更佳PPA(功耗、性能和面積)的需求。雙方客戶可通過新思科技的3DIC Compiler平臺(tái),高效訪問基于臺(tái)積公司的3DFabric設(shè)計(jì)方法,從而顯著推進(jìn)大容量3D系統(tǒng)的設(shè)計(jì)。
這些設(shè)計(jì)方法可在臺(tái)積公司的集成片上系統(tǒng)(SoIC)技術(shù)中提供3D芯片堆疊支持,并在集成扇出(InFO)和基底晶片芯片(CoWoS)技術(shù)中提供2.5/3D先進(jìn)封裝支持。這些先進(jìn)的方法融合了3DIC Compiler平臺(tái)的高度集成多裸晶芯片設(shè)計(jì),可支持解決從“初步規(guī)劃到簽核” 的全面挑戰(zhàn),推動(dòng)新一代超級(jí)融合3D系統(tǒng)的實(shí)現(xiàn)。
“臺(tái)積公司與我們的開放創(chuàng)新平臺(tái)(OIP)生態(tài)系統(tǒng)合作伙伴密切合作,共同推動(dòng)高性能計(jì)算領(lǐng)域的下一代創(chuàng)新。這次合作是將新思科技的3DIC Compiler平臺(tái)與臺(tái)積公司的芯片堆疊以及先進(jìn)封裝技術(shù)相結(jié)合,致力于幫助我們的客戶成功設(shè)計(jì)高性能計(jì)算應(yīng)用芯片,滿足他們對(duì)芯片功耗和性能的高要求。”
——Suk Lee
臺(tái)積公司設(shè)計(jì)基礎(chǔ)設(shè)施
管理事業(yè)部副總裁
3DIC Compiler平臺(tái)是一套完整的端到端解決方案,用于高效的2.5/3D多裸晶芯片設(shè)計(jì)和全系統(tǒng)集成。基于新思科技Fusion Design Platform通用的統(tǒng)一數(shù)據(jù)模型, 3DIC Compiler平臺(tái)整合了具有革命性意義的多裸晶芯片設(shè)計(jì)能力,并利用新思科技世界一流的設(shè)計(jì)實(shí)現(xiàn)和簽核技術(shù),在統(tǒng)一集成的3DIC設(shè)計(jì)操作界面提供完整的從“初步規(guī)劃到簽核”平臺(tái)。這種超融合解決方案包括2D和3D可視化、跨層探索和規(guī)劃、設(shè)計(jì)實(shí)現(xiàn)、可測(cè)性設(shè)計(jì)和全系統(tǒng)驗(yàn)證的設(shè)計(jì)及簽核分析。
“為滿足以AI為中心的工作負(fù)載和專用計(jì)算優(yōu)化日益增長(zhǎng)的需求,領(lǐng)導(dǎo)力和廣泛的協(xié)作創(chuàng)新能力缺一不可。我們與臺(tái)積公司就其最新的3DFabric技術(shù)展開的開創(chuàng)性工作,使我們能夠探索并實(shí)現(xiàn)前所未有的3D系統(tǒng)集成水平。通過3DIC Compiler平臺(tái)和臺(tái)積公司高度可訪問的集成技術(shù),性能、功耗和晶體管數(shù)量密度等都將實(shí)現(xiàn)飛躍,并將重塑眾多現(xiàn)有和新興的應(yīng)用及市場(chǎng)?!?/p>
——Shankar Krishnamoorthy
新思科技數(shù)字設(shè)計(jì)事業(yè)部總經(jīng)理
3DIC Compiler平臺(tái)不僅效率高,還能擴(kuò)展容量和性能,為各種異構(gòu)工藝和堆疊裸片提供無(wú)縫支持。通過采用新思科技的集成簽核解決方案,包括PrimeTime時(shí)序簽核解決方案、StarRC寄生參數(shù)提取簽核、Tweaker ECO收斂解決方案和IC Validator物理驗(yàn)證解決方案,結(jié)合Ansys RedHawk-SC Electrothermal系列多物理場(chǎng)分析解決方案,以及新思科技的TestMax DFT解決方案,3DIC Compiler平臺(tái)可提供前所未有的先進(jìn)聯(lián)合分析技術(shù),幫助實(shí)現(xiàn)穩(wěn)定的高性能設(shè)計(jì)的更快收斂。
編輯:jq
-
芯片
+關(guān)注
關(guān)注
459文章
52449瀏覽量
439919 -
晶片
+關(guān)注
關(guān)注
1文章
408瀏覽量
32026 -
新思科技
+關(guān)注
關(guān)注
5文章
864瀏覽量
51460
原文標(biāo)題:3DIC Compiler X 3DFabric,新思科技與臺(tái)積公司聯(lián)手提升系統(tǒng)集成至數(shù)千億個(gè)晶體管
文章出處:【微信號(hào):Synopsys_CN,微信公眾號(hào):新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
下一代高速芯片晶體管解制造問題解決了!
新思科技攜手臺(tái)積公司開啟埃米級(jí)設(shè)計(jì)時(shí)代
無(wú)結(jié)場(chǎng)效應(yīng)晶體管詳解

多值電場(chǎng)型電壓選擇晶體管結(jié)構(gòu)
臺(tái)積電2nm制成細(xì)節(jié)公布:性能提升15%,功耗降低35%
臺(tái)積電分享 2nm 工藝深入細(xì)節(jié):功耗降低 35% 或性能提升15%!

評(píng)論