chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

先進(jìn)封裝實(shí)現(xiàn)不同技術(shù)和組件的異構(gòu)集成

jt_rfid5 ? 來(lái)源:逍遙設(shè)計(jì)自動(dòng)化 ? 2023-12-14 10:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

摘要

先進(jìn)的封裝技術(shù)可以將多個(gè)半導(dǎo)體芯片和組件集成到高性能的系統(tǒng)中。隨著摩爾定律的縮小趨勢(shì)面臨極限,先進(jìn)封裝為持續(xù)改善計(jì)算性能、節(jié)能和功能提供了一條途徑。但是,與亞洲相比,美國(guó)目前在先進(jìn)封裝技術(shù)方面落后。本文總結(jié)了美國(guó)在11月最新發(fā)表的國(guó)家先進(jìn)封裝制造計(jì)劃(NAPMP)的產(chǎn)業(yè)咨詢(xún)委員會(huì)(IAC)提出的建議,以增強(qiáng)美國(guó)在先進(jìn)封裝技術(shù)領(lǐng)域的領(lǐng)先地位。這些建議旨在建立試產(chǎn)線、升級(jí)電子設(shè)計(jì)自動(dòng)化工具、創(chuàng)建數(shù)字孿生、制定大膽目標(biāo)、擴(kuò)大大學(xué)項(xiàng)目,以及進(jìn)行差距分析。通過(guò)戰(zhàn)略投資和公私合作,美國(guó)能夠在這個(gè)關(guān)鍵技術(shù)領(lǐng)域重新取得領(lǐng)先。

簡(jiǎn)介

半導(dǎo)體技術(shù)的發(fā)展動(dòng)力源于摩爾定律,即芯片晶體管數(shù)量約每?jī)赡攴环内厔?shì)。這種持續(xù)縮小帶來(lái)了計(jì)算性能和功能的指數(shù)增長(zhǎng)。然而,隨著傳統(tǒng)縮小趨勢(shì)面臨巨大挑戰(zhàn)和高昂成本,基本物理極限正在顯現(xiàn)。由于傳統(tǒng)縮小速度正在放緩,先進(jìn)的半導(dǎo)體封裝提供了能持續(xù)摩爾定律縮小潛在利好的途徑。封裝技術(shù)使多個(gè)半導(dǎo)體芯片和組件能夠集成為高度集成的系統(tǒng)級(jí)封裝(SiP)(圖1)。封裝互連實(shí)現(xiàn)了組件之間的高速、高密度通信。先進(jìn)封裝可以集成不同工藝和技術(shù)的芯片,形成異質(zhì)集成解決方案。

cc9b083a-99ad-11ee-8b88-92fbcf53809c.jpg

圖1. 先進(jìn)封裝的截面圖,顯示多個(gè)半導(dǎo)體芯片和組件集成成系統(tǒng)級(jí)封裝(SiP)。

美國(guó)半導(dǎo)體行業(yè)開(kāi)啟了早期電子系統(tǒng)領(lǐng)域的諸多發(fā)展。但是,近幾十年來(lái),半導(dǎo)體制造和封裝轉(zhuǎn)移到了亞洲。美國(guó)在全球半導(dǎo)體制造能力中的份額從1990年的37%下降到2021年的12%。在先進(jìn)封裝領(lǐng)域也出現(xiàn)類(lèi)似趨勢(shì),目前亞洲占據(jù)著主導(dǎo)地位。

2022年的芯片法案旨在通過(guò)對(duì)研發(fā)和制造的投資來(lái)重振美國(guó)在半導(dǎo)體領(lǐng)域的領(lǐng)先地位。國(guó)家先進(jìn)封裝制造計(jì)劃(NAPMP)的任務(wù)是強(qiáng)化美國(guó)先進(jìn)的封裝技術(shù)能力。本文總結(jié)了NAPMP的產(chǎn)業(yè)咨詢(xún)委員會(huì)(IAC)根據(jù)他們的深入研究提出的建議。這些建議為提升美國(guó)的先進(jìn)封裝技術(shù),重建全球領(lǐng)先地位提供了策略。

試制生產(chǎn)能力

美國(guó)先進(jìn)封裝技術(shù)創(chuàng)新的基本障礙是國(guó)內(nèi)最先進(jìn)的試制生產(chǎn)線不足。幾乎所有晶圓級(jí)和面板級(jí)封裝制造商都在亞洲。IAC通過(guò)公私合作和制造激勵(lì)措施,建議在美國(guó)建立晶圓級(jí)和面板級(jí)封裝的試制線(建議2和3)。試制線應(yīng)與研發(fā)中心共同設(shè)置,以加速?gòu)膭?chuàng)新到產(chǎn)品的轉(zhuǎn)化。此外,美國(guó)目前在先進(jìn)封裝基板方面的能力非常有限。IAC建議至少激勵(lì)一家領(lǐng)先的基板制造商在美國(guó)建立試制線和研發(fā)中心(建議3),先進(jìn)基板如玻璃互連器對(duì)尖端封裝至關(guān)重要。這些試制生產(chǎn)能力將為美國(guó)的先進(jìn)封裝研發(fā)、原型制作和人才培養(yǎng)奠定必要的基礎(chǔ)。此外,根據(jù)功能驗(yàn)證,試制線可以成為構(gòu)建商業(yè)規(guī)模制造的核心。

研發(fā)項(xiàng)目

IAC報(bào)告建議實(shí)施研發(fā)項(xiàng)目,來(lái)確定了關(guān)鍵的技術(shù)差距并解決這一問(wèn)題。一個(gè)領(lǐng)域是開(kāi)發(fā)關(guān)鍵工藝,如晶圓凸點(diǎn)間距低于5μm和混合晶圓對(duì)晶圓鍵合(建議4)。這種細(xì)間距互連對(duì)異構(gòu)集成至關(guān)重要。另一個(gè)提議是大大改進(jìn)電子設(shè)計(jì)自動(dòng)化(EDA)工具,用于復(fù)雜2.5D和3D封裝的協(xié)同設(shè)計(jì)和多物理建模(建議5)。此外,報(bào)告還鼓勵(lì)開(kāi)發(fā)數(shù)字孿生,深度集成建模、仿真與實(shí)際工藝和制造(建議6)。數(shù)字孿生將加速學(xué)習(xí)和優(yōu)化。

大膽目標(biāo)

IAC建議為NAPMP制定一個(gè)大膽的目標(biāo)(建議7),提出的兩個(gè)定量的重大目標(biāo)是:

先進(jìn)封裝能力的生產(chǎn)力提高10倍

環(huán)境足跡和能耗減少10倍

這些大膽目標(biāo)將推動(dòng)研發(fā)和基礎(chǔ)設(shè)施投資,顯著提高自動(dòng)化,降低成本并減少環(huán)境影響。實(shí)現(xiàn)這些目標(biāo)將使美國(guó)的先進(jìn)封裝設(shè)備比亞洲的設(shè)備更具競(jìng)爭(zhēng)力。

大學(xué)項(xiàng)目

引領(lǐng)先進(jìn)技術(shù)的關(guān)鍵驅(qū)動(dòng)力是健全的大學(xué)研究和教育體系。不幸的是,目前僅有約5所美國(guó)大學(xué)有重要的先進(jìn)封裝項(xiàng)目。IAC建議將具有重要封裝項(xiàng)目的大學(xué)數(shù)量增加一倍,并擴(kuò)大現(xiàn)有項(xiàng)目的師資力量和能力(建議8)。這種大學(xué)研究和教學(xué)的擴(kuò)充將為美國(guó)先進(jìn)封裝人才培養(yǎng)注入關(guān)鍵力量。

新興技術(shù)

先進(jìn)封裝實(shí)現(xiàn)了不同技術(shù)和組件的異構(gòu)集成。IAC認(rèn)為,硅光子技術(shù)是作為一項(xiàng)新興技術(shù),大量投資可以助力美國(guó)的領(lǐng)先地位(建議9)。硅光子技術(shù)有望徹底改變計(jì)算、通信、傳感和制造。但是,仍需創(chuàng)新解決方案以實(shí)現(xiàn)低成本的光子集成和封裝。NAPMP在這些領(lǐng)域的戰(zhàn)略投資可以催生美國(guó)硅光子技術(shù)的領(lǐng)先。

生態(tài)系統(tǒng)分析

最后,IAC建議對(duì)美國(guó)先進(jìn)封裝生態(tài)系統(tǒng)進(jìn)行詳細(xì)的調(diào)查和差距分析(建議10)。該研究需要對(duì)設(shè)備、材料、基板、組裝、測(cè)試等世界最高水平的國(guó)內(nèi)能力和標(biāo)桿管理進(jìn)行評(píng)價(jià)。這一分析有助于對(duì)需求最多的領(lǐng)域進(jìn)行戰(zhàn)略性投資。

結(jié)論

隨著傳統(tǒng)縮小趨勢(shì)放緩,先進(jìn)的半導(dǎo)體封裝技術(shù)將發(fā)揮越來(lái)越重要的作用。IAC的提案為通過(guò)對(duì)試制生產(chǎn)、研發(fā)、基礎(chǔ)設(shè)施和人力資源開(kāi)發(fā)的戰(zhàn)略投資,來(lái)重建美國(guó)在先進(jìn)封裝領(lǐng)域的領(lǐng)先地位提供了策略。如果執(zhí)行得當(dāng),美國(guó)可以重新建立先進(jìn)封裝技術(shù)創(chuàng)新強(qiáng)國(guó)的地位。美國(guó)半導(dǎo)體制造業(yè)的未來(lái)競(jìng)爭(zhēng)力很大程度上取決于封裝技術(shù)的合理發(fā)展。

來(lái)源:逍遙設(shè)計(jì)自動(dòng)化

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    336

    文章

    29564

    瀏覽量

    251967
  • 異質(zhì)集成
    +關(guān)注

    關(guān)注

    1

    文章

    6

    瀏覽量

    849
  • 先進(jìn)封裝
    +關(guān)注

    關(guān)注

    2

    文章

    502

    瀏覽量

    881

原文標(biāo)題:【光電集成】最新發(fā)表 | 美國(guó)國(guó)家先進(jìn)封裝制造計(jì)劃(NAPMP)推進(jìn)異質(zhì)集成技術(shù)的領(lǐng)先地位

文章出處:【微信號(hào):今日光電,微信公眾號(hào):今日光電】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    詳解先進(jìn)封裝中的混合鍵合技術(shù)

    先進(jìn)封裝中, Hybrid bonding( 混合鍵合)不僅可以增加I/O密度,提高信號(hào)完整性,還可以實(shí)現(xiàn)低功耗、高帶寬的異構(gòu)集成。它是主
    的頭像 發(fā)表于 09-17 16:05 ?490次閱讀
    詳解<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>中的混合鍵合<b class='flag-5'>技術(shù)</b>

    基于板級(jí)封裝異構(gòu)集成詳解

    基于板級(jí)封裝異構(gòu)集成作為彌合微電子與應(yīng)用差距的關(guān)鍵方法,結(jié)合“延續(xù)摩爾”與“超越摩爾”理念,通過(guò)SiP技術(shù)集成多材料(如Si、GaN、光子
    的頭像 發(fā)表于 07-18 11:43 ?1915次閱讀
    基于板級(jí)<b class='flag-5'>封裝</b>的<b class='flag-5'>異構(gòu)</b><b class='flag-5'>集成</b>詳解

    AI時(shí)代,封裝材料如何助力實(shí)現(xiàn)更優(yōu)的異構(gòu)集成?

    制程、異構(gòu)計(jì)算架構(gòu)以及新型材料的研發(fā)步伐,以此推動(dòng)芯片技術(shù)的創(chuàng)新發(fā)展。 ? 在此進(jìn)程中,封裝材料作為物理載體與功能媒介,其性能直接關(guān)乎系統(tǒng)級(jí)芯片的可靠性、能效比以及集成密度。在 SEM
    的頭像 發(fā)表于 04-02 01:09 ?2453次閱讀
    AI時(shí)代,<b class='flag-5'>封裝</b>材料如何助力<b class='flag-5'>實(shí)現(xiàn)</b>更優(yōu)的<b class='flag-5'>異構(gòu)</b><b class='flag-5'>集成</b>?

    最新議程出爐! | 2025異質(zhì)異構(gòu)集成封裝產(chǎn)業(yè)大會(huì)(HIPC 2025)

    異構(gòu)集成封裝產(chǎn)業(yè)大會(huì)(浙江寧波)點(diǎn)此報(bào)名添加文末微信,加先進(jìn)封裝群會(huì)議議程會(huì)議基本信息會(huì)議名稱(chēng):2025勢(shì)銀異質(zhì)
    的頭像 發(fā)表于 03-13 09:41 ?1070次閱讀
    最新議程出爐! | 2025異質(zhì)<b class='flag-5'>異構(gòu)</b><b class='flag-5'>集成</b><b class='flag-5'>封裝</b>產(chǎn)業(yè)大會(huì)(HIPC 2025)

    先進(jìn)封裝技術(shù)-19 HBM與3D封裝仿真

    混合鍵合技術(shù)(下) 先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 3 Chiplet 異構(gòu)
    的頭像 發(fā)表于 01-08 11:17 ?2315次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>-19 HBM與3D<b class='flag-5'>封裝</b>仿真

    最全對(duì)比!2.5D vs 3D封裝技術(shù)

    2.5D封裝技術(shù)是一種先進(jìn)異構(gòu)芯片封裝技術(shù),它巧妙地利用中介層(Interposer)作為多個(gè)
    的頭像 發(fā)表于 12-25 18:34 ?5661次閱讀

    先進(jìn)封裝技術(shù)-17硅橋技術(shù)(下)

    混合鍵合技術(shù)(下) 先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 3 Chiplet 異構(gòu)
    的頭像 發(fā)表于 12-24 10:59 ?2461次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>-17硅橋<b class='flag-5'>技術(shù)</b>(下)

    先進(jìn)封裝技術(shù)-16硅橋技術(shù)(上)

    混合鍵合技術(shù)(下) 先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 3 Chiplet 異構(gòu)
    的頭像 發(fā)表于 12-24 10:57 ?2544次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>-16硅橋<b class='flag-5'>技術(shù)</b>(上)

    先進(jìn)封裝中的TSV/硅通孔技術(shù)介紹

    注入導(dǎo)電物質(zhì),將相同類(lèi)別芯片或不同類(lèi)別的芯片進(jìn)行互連,達(dá)到芯片級(jí)集成先進(jìn)封裝技術(shù)。 TSV技術(shù)中的這個(gè)通道中主要是通過(guò)銅等導(dǎo)電物質(zhì)的填充完
    的頭像 發(fā)表于 12-17 14:17 ?2740次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>中的TSV/硅通孔<b class='flag-5'>技術(shù)</b>介紹

    人工智能應(yīng)用中的異構(gòu)集成技術(shù)

    型的芯片(chiplet)組合到統(tǒng)一封裝中,提供更好的性能、更低的互連延遲和更高的能源效率,這些對(duì)于數(shù)據(jù)密集型人工智能工作負(fù)載都非常重要[1]。 現(xiàn)有異構(gòu)集成技術(shù) 圖1展示了
    的頭像 發(fā)表于 12-10 10:21 ?1254次閱讀
    人工智能應(yīng)用中的<b class='flag-5'>異構(gòu)</b><b class='flag-5'>集成</b><b class='flag-5'>技術(shù)</b>

    先進(jìn)封裝技術(shù)-7扇出型板級(jí)封裝(FOPLP)

    混合鍵合技術(shù)(下) 先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 3 Chiplet 異構(gòu)
    的頭像 發(fā)表于 12-06 11:43 ?3910次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>-7扇出型板級(jí)<b class='flag-5'>封裝</b>(FOPLP)

    先進(jìn)封裝技術(shù)- 6扇出型晶圓級(jí)封裝(FOWLP)

    混合鍵合技術(shù)(下) 先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 3 Chiplet 異構(gòu)
    的頭像 發(fā)表于 12-06 11:37 ?3099次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>- 6扇出型晶圓級(jí)<b class='flag-5'>封裝</b>(FOWLP)

    人工智能半導(dǎo)體及先進(jìn)封裝技術(shù)發(fā)展趨勢(shì)

    所必需的效率、散熱和信號(hào)完整性要求。先進(jìn)的半導(dǎo)體封裝技術(shù)旨在通過(guò)提高功率效率、帶寬和小型化來(lái)應(yīng)對(duì)這些挑戰(zhàn)。 以下是該領(lǐng)域主要趨勢(shì)和技術(shù)的細(xì)分: 異構(gòu)
    的頭像 發(fā)表于 11-24 09:54 ?1855次閱讀
    人工智能半導(dǎo)體及<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>發(fā)展趨勢(shì)

    先進(jìn)封裝技術(shù)趨勢(shì)

    半導(dǎo)體封裝已從傳統(tǒng)的 1D PCB 設(shè)計(jì)發(fā)展到晶圓級(jí)的尖端 3D 混合鍵合。這一進(jìn)步允許互連間距在個(gè)位數(shù)微米范圍內(nèi),帶寬高達(dá) 1000 GB/s,同時(shí)保持高能效。先進(jìn)半導(dǎo)體封裝技術(shù)的核
    的頭像 發(fā)表于 11-05 11:22 ?1184次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>的<b class='flag-5'>技術(shù)</b>趨勢(shì)

    異構(gòu)集成封裝類(lèi)型詳解

    隨著摩爾定律的放緩,半導(dǎo)體行業(yè)越來(lái)越多地采用芯片設(shè)計(jì)和異構(gòu)集成封裝來(lái)繼續(xù)推動(dòng)性能的提高。這種方法是將大型硅芯片分割成多個(gè)較小的芯片,分別進(jìn)行設(shè)計(jì)、制造和優(yōu)化,然后再集成到單個(gè)
    的頭像 發(fā)表于 11-05 11:00 ?1913次閱讀
    <b class='flag-5'>異構(gòu)</b><b class='flag-5'>集成</b><b class='flag-5'>封裝</b>類(lèi)型詳解