您是否認(rèn)為AMD的Instinct MI300X以及NVIDIA的B200 GPU體積龐大？據(jù)報(bào)道，近日在北美的技術(shù)研討會上，臺積電透露其正在研發(fā)的CoWoS封裝技術(shù)新版本可以將系統(tǒng)級封裝（SiP）的尺寸擴(kuò)大至原有的兩倍以上。預(yù)計(jì)這些封裝將采用120x120毫米的超大尺寸，耗電量也將高達(dá)數(shù)千瓦。

新版CoWoS技術(shù)使得臺積電能制造出比傳統(tǒng)光掩模（858平方毫米）大3.3倍的硅中介層。因此，邏輯電路、8個(gè)HBM3/HBM3E內(nèi)存堆棧、I/O及其他小型芯片（Chiplet）最多可占據(jù)2831平方毫米的面積。而最大的基板尺寸則為80×80毫米。AMD的Instinct MI300X和NVIDIA的B200均采用了這項(xiàng)技術(shù)，雖然NVIDIA的B200芯片體積大于AMD的MI300X。

預(yù)計(jì)在2026年，臺積電將推出CoWoS_L技術(shù)，該技術(shù)能將中介層的大小提升至約5.5倍的光掩模尺寸（盡管不及去年宣布的6倍）。這意味著4719平方毫米的面積可供邏輯電路、最多12個(gè)HBM內(nèi)存堆棧及其他小型芯片使用。這類SiP所需的基板尺寸更大，臺積電正在考慮采用100x100毫米的基板。因此，這類芯片將無法使用OAM模塊。

此外，臺積電表示，到2027年，他們將擁有新的CoWoS技術(shù)，該技術(shù)將使中介層的尺寸達(dá)到光罩尺寸的8倍甚至更高，從而為Chiplet提供6864平方毫米的空間。臺積電設(shè)想的設(shè)計(jì)中包括四個(gè)堆疊式集成系統(tǒng)芯片（SoIC），搭配12個(gè)HBM4內(nèi)存堆棧和額外的I/O芯片。如此龐大的設(shè)備無疑將消耗大量電力，且需配備先進(jìn)的散熱技術(shù)。臺積電預(yù)計(jì)此類解決方案將采用120x120毫米的基板。

值得注意的是，今年早些時(shí)候，博通展示了一款定制AI芯片，包含兩個(gè)邏輯芯片和12個(gè)HBM內(nèi)存堆棧。盡管我們尚未獲得該產(chǎn)品的詳細(xì)規(guī)格，但從外觀上看，它似乎比AMD的Instinct MI300X和NVIDIA的B200更為龐大，盡管仍未達(dá)到臺積電2027年計(jì)劃的水平。