chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx NVMe AXI4主機控制器,AXI4接口高性能版本介紹

axpro ? 來源:axpro ? 作者:axpro ? 2024-07-18 09:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

NVMe AXI4 Host Controller IP

介紹

NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe協(xié)議命令,具備獨立的數(shù)據(jù)寫入和讀取AXI4接口,不但適用高性能、順序訪問的應用,也適用于隨機訪問的應用,同時結合外部存儲器(比如DDR),使得Host端的數(shù)據(jù)訪問管理更加靈活。

無需CPU,NVMe Host Controller IP自動執(zhí)行對PCIe SSD的PCIe設備枚舉和配置、NVMe控制器識別和初始化、NVMe隊列設置和初始化,實現(xiàn)必須以及可選的NVMe Admin Command Set和NVM Command Set,實現(xiàn)對PCIe SSD的復位/斷電/SMART/Error Information/Device Self-test管理、IO(Page)讀寫、DMA讀寫和數(shù)據(jù)擦除功能,提供用戶一個簡單高效的接口實現(xiàn)高性能存儲解決方案。

NVMe AXI4 Host Controller IP讀寫的順序傳輸長度是RTL運行時動態(tài)可配置的,最小是4K-Byte,最大是512K-Byte。每次讀寫訪問,用戶可以指定本次傳輸?shù)捻樞騻鬏旈L度(4K~512K Byte),不同的順序傳輸長度對應不同的DMA讀寫性能。

針對多路數(shù)據(jù)通道訪問PCIe SSD,使用NVMe的多隊列特性,NVMe AXI4 Host Controller IP支持靈活配置DMA讀寫的通道個數(shù),按照NVMe隊列優(yōu)先級仲裁(循環(huán)仲裁或加權循環(huán)仲裁)機制,實現(xiàn)多個DMA通道對同一塊PCIe SSD的高效訪問,從而達到多路數(shù)據(jù)通道訪問的并行需求和QoS要求。

特性

支持Ultrascale+,Ultrascale,7 Series FPGA

支持PCIe Gen4,PCIe Gen3,PCIe Gen2 SSD

無需CPU

自動實現(xiàn)對PCIe SSD的PCIe設備枚舉、NVMe控制器識別和NVMe隊列設置

支持對PCIe SSD的NVM Subsystem Reset、Controller Reset和Shutdown

支持NVMe Admin Command Set:Identify、SMART、Error Information、Device Self-test、Create/Delete IO Submission/Completion Queue、Set Features – Volatile Write Cache/Arbitration

支持NVMe NVM Command Set:Write、Read、Flush、Dataset Management

提供1個Admin命令接口,實現(xiàn)對PCIe SSD的復位/斷電/SMART/Error Information/Device Self-test管理功能

提供1個IO命令接口,實現(xiàn)對PCIe SSD的IO(Page)讀寫、Cache Flush和邏輯數(shù)據(jù)塊擦除功能;提供1個IO-AXI4-MM接口讀寫IO(page)數(shù)據(jù)

提供1個DMA命令接口,實現(xiàn)對PCIe SSD的DMA讀寫功能

提供1個DMA-AXI4接口實現(xiàn)DMA數(shù)據(jù)的輸入和輸出

DMA讀寫的順序傳輸長度可以動態(tài)配置,4K-Byte~512K-Byte;不同的順序傳輸長度對應不同的DMA讀寫性能

針對多通道DMA需求,可以配置4個DMA命令接口,1個DMA-AXI4接口

NVMe隊列的個數(shù)(配置DMA通道的個數(shù))和深度可配置,平衡對PCIe SSD的DMA性能和消耗的邏輯資源

支持循環(huán)仲裁(Round Robin Arbitration)和加權循環(huán)仲裁(Weighted Round Robin Arbitration)

支持NVMe Admin和IO命令的超時和錯誤處理恢復機制,提供詳盡以及擴展的訪問錯誤狀態(tài)輸出

支持的NVMe設備:

Base Class Code:01h(mass storage),Sub Class Code:08h(Non-volatile),Programming Interface:02h(NVMHCI)

MPSMIN(Memory Page Size Minimum):0(4K-byte)

MDTS(Maximum Data Transfer Size):大于等于順序傳輸長度或0(無限制)

LBA Unit:512-byte,1024-byte,2048-byte或4096-byte

一個NVMe AXI4 Host Controller IP直接連接到PCIe SSD

易于集成的同步、可綜合Verilog設計

通過完全驗證的NVMe AXI4 Host Controller IP

概述

NVMe AXI4 Host Controller IP作為一個對PCIe SSD的高性能存儲控制器,不但提供對PCIe SSD的配置管理功能,而且提供對PCIe SSD的IO(Page)讀寫以及DMA讀寫功能。

NVMe AXI4 Host Controller IP具備PCIe SSD Management,實現(xiàn)對PCIe SSD的復位/斷電/SMART/Error Information/Device Self-test管理功能。

NVMe AXI4 Host Controller IP具備ASQ/ACQ引擎,實現(xiàn)NVMe Admin Command Set:Identify、SMART、Error Information、Device Self-test、Create/Delete IO Submission/Completion Queue、Set Features – Volatile Write Cache/Arbitration。

NVMe AXI4 Host Controller IP具備IO(Page) Wr/Rd引擎和SQ1/CQ1引擎,實現(xiàn)對PCIe SSD的IO(Page)讀寫、Cache Flush和邏輯數(shù)據(jù)塊擦除功能。

NVMe AXI4 Host Controller IP具備DMA Wr/Rd引擎和SQn/CQn引擎,實現(xiàn)對PCIe SSD的DMA讀寫功能。

上電后,NVMe AXI4 Host Controller IP內(nèi)置的PCIe Device Enumerate & Configuration自動實現(xiàn)對PCIe SSD的PCIe設備枚舉和配置;然后內(nèi)置的NVMe Controller Identify & Initialization自動實現(xiàn)對PCIe SSD的NVMe控制器識別和初始化;最后內(nèi)置的Queue Setup & Initialization自動實現(xiàn)對PCIe SSD的NVMe隊列設置和初始化。至此,NVMe AXI4 Host Controller IP完成對PCIe SSD的所有配置和初始化工作,可以開始提供對PCIe SSD的讀寫、擦除、復位、斷電、SMART、Device Self-test操作。

wKgZomaX58qAJdpBAAHSYGh3ItM420.png

圖 2 NVMe AXI4 Host Controller IP結構框圖

產(chǎn)品規(guī)格

性能

PCIe配置參數(shù):Max Payload Size=256-byte,Max Read Request Size=512-byte

PCIe Gen3 SSD(三星990 Pro 4TB),Seq=512KB,1個DMA通道:

DMA寫入速度3380MB/s

DMA讀取速度3550MB/s

PCIe Gen3 SSD(三星970EVO Plus 1TB),Seq=512KB,1個DMA通道:

DMA寫入速度3320MB/s

DMA讀取速度3480MB/s

PCIe Gen3 SSD(Intel D5-P5530 3.84TB),Seq=512KB,1個DMA通道:

DMA寫入速度3350MB/s

DMA讀取速度3440MB/s

PCIe Gen3 SSD(三星980 Pro 1TB),Seq=512KB,1個DMA通道:

DMA寫入速度2950MB/s

DMA讀取速度3430MB/s

資源

KU040

表3.1 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,1-DMA

LUTs FFs BRAMs PCIe
總資源 16016 21927 21 1
NVMe Host Controller 10518 13878 4 0
PCIe Bridge 5499 8049 17 1

表3.2 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,2-DMA

LUTs FFs BRAMs PCIe
總資源 20546 26994 25 1
NVMe Host Controller 15043 18949 8 0
PCIe Bridge 5499 8049 17 1

表3.3 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,4-DMA

LUTs FFs BRAMs PCIe
總資源 29686 36972 33 1
NVMe Host Controller 24188 28933 16 0
PCIe Bridge 5499 8049 17 1

ZU7EV

表3.4 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,1-DMA

LUTs FFs BRAMs PCIe
總資源 21920 31099 38 1
NVMe Host Controller 10558 13962 4 0
PCIe Bridge 11363 17137 34 1

表3.5 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,2-DMA

LUTs FFs BRAMs PCIe
總資源 26448 36126 42 1
NVMe Host Controller 15083 19029 8 0
PCIe Bridge 11363 17137 34 1

表3.6 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,4-DMA

LUTs FFs BRAMs PCIe
總資源 35462 46253 50 1
NVMe Host Controller 24045 29160 16 0
PCIe Bridge 11363 17137 34 1



審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCIe
    +關注

    關注

    16

    文章

    1418

    瀏覽量

    87498
  • 主機控制器
    +關注

    關注

    0

    文章

    18

    瀏覽量

    12053
  • AXI4
    +關注

    關注

    0

    文章

    21

    瀏覽量

    9155
  • nvme
    +關注

    關注

    0

    文章

    286

    瀏覽量

    23701
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    使用AXI4接口IP核進行DDR讀寫測試

    本章的實驗任務是在 PL 端自定義一個 AXI4 接口的 IP 核,通過 AXI_HP 接口對 PS 端 DDR3 進行讀寫測試,讀寫的內(nèi)存大小是
    的頭像 發(fā)表于 11-24 09:19 ?2548次閱讀
    使用<b class='flag-5'>AXI4</b><b class='flag-5'>接口</b>IP核進行DDR讀寫測試

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實現(xiàn),AXI4AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    ,具備獨立的數(shù)據(jù)寫入和讀取AXI4接口,不但適用高性能、順序訪問的應用,也適用于隨機訪問的應用,同時結合外部存儲(比如DDR),使得Host端的數(shù)據(jù)訪問管理更加靈活。
    發(fā)表于 11-14 22:40

    NVMe高速傳輸之擺脫XDMA設計23:UVM驗證平臺

    NVMe over PCIe采用 AXI4-Lite 接口、AXI4 接口和 PCIe3.0X4
    發(fā)表于 08-26 09:49

    NVMe高速傳輸之擺脫XDMA設計23:UVM驗證平臺

    NVMe over PCIe采用 AXI4-Lite 接口AXI4 接口和 PCIe3.0X4
    的頭像 發(fā)表于 08-25 18:53 ?2659次閱讀
    <b class='flag-5'>NVMe</b>高速傳輸之擺脫XDMA設計23:UVM驗證平臺

    NVMe高速傳輸之擺脫XDMA設計18:UVM驗證平臺

    NVMe over PCIe采用 AXI4-Lite 接口AXI4 接口和 PCIe3.0X4
    發(fā)表于 07-31 16:39

    RDMA簡介8之AXI分析

    AXI4 總線是第四代 AXI 總線,其定義了三種總線接口,分別為:AXI4AXI4-Lite 和 A
    的頭像 發(fā)表于 06-24 23:22 ?437次閱讀
    RDMA簡介8之<b class='flag-5'>AXI</b>分析

    RDMA簡介9之AXI 總線協(xié)議分析2

    ? 這里以功能完備的 AXI4 接口舉例說明 AXI4 總線的相關特點。AXI4 總線采用讀寫通道分離且數(shù)據(jù)通道與控制通道分離的方式,這樣的
    發(fā)表于 06-24 18:02

    RDMA簡介8之AXI 總線協(xié)議分析1

    AXI 總線是一種高速片內(nèi)互連總線,其定義于由 ARM 公司推出的 AMBA 協(xié)議中,主要用于高性能、高帶寬、低延遲、易集成的片內(nèi)互連需求。AXI4 總線是第四代 AXI 總線,其定義
    發(fā)表于 06-24 18:00

    NVMe IP之AXI4總線分析

    1AXI4總線協(xié)議 AXI4總線協(xié)議是由ARM公司提出的一種片內(nèi)總線協(xié)議 ,旨在實現(xiàn)SOC中各模塊之間的高效可靠的數(shù)據(jù)傳輸和管理。AXI4協(xié)議具有高性能、高吞吐量和低延遲等優(yōu)點,在SO
    發(fā)表于 06-02 23:05

    NVMe協(xié)議簡介之AXI總線

    高性能、高帶寬、低延時的片內(nèi)互連需求。AXI4總線則是AXI總線的第四代版本,主要包含三種類型的接口,分別是面向
    發(fā)表于 05-17 10:27

    NVMe控制器IP設計系列之接口轉換模塊

    接口轉換模塊負責完成AXI4接口控制器內(nèi)部的自定義接口之間的轉換工作。由于AXI4
    的頭像 發(fā)表于 05-10 14:36 ?502次閱讀
    <b class='flag-5'>NVMe</b><b class='flag-5'>控制器</b>IP設計系列之<b class='flag-5'>接口</b>轉換模塊

    NVMe控制器IP設計之接口轉換

    這是NVMe控制器IP設計系列博客之一,其他的見本博客或csdn搜用戶名:tiantianuser。相關視頻見B站用戶名:專注與守望。 接口轉換模塊負責完成AXI4
    發(fā)表于 05-10 14:33

    高速SSD存儲系統(tǒng)中數(shù)據(jù)緩存控制器整體頂層設計

    數(shù)據(jù)緩存控制器主要實現(xiàn)了對大量突發(fā)數(shù)據(jù)的緩存、AXI4接口AXI4-Stream接口之間的轉換和NVM
    的頭像 發(fā)表于 04-14 10:46 ?591次閱讀
    高速SSD存儲系統(tǒng)中數(shù)據(jù)緩存<b class='flag-5'>控制器</b>整體頂層設計

    一文詳解AXI DMA技術

    AXI直接數(shù)值存?。―rect Memory Access,DMA)IP核在AXI4內(nèi)存映射和AXI4流IP接口之間提供高帶寬的直接內(nèi)存訪問。DMA可以選擇分散收集(Scatter G
    的頭像 發(fā)表于 04-03 09:32 ?2040次閱讀
    一文詳解<b class='flag-5'>AXI</b> DMA技術

    AXI接口FIFO簡介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內(nèi)存映射接口提供了三種樣式:AXI4
    的頭像 發(fā)表于 03-17 10:31 ?1742次閱讀
    <b class='flag-5'>AXI</b><b class='flag-5'>接口</b>FIFO簡介