?
第一章********核心板簡(jiǎn)介

[]()1.1產(chǎn)品簡(jiǎn)介

璞致 ZU2/3/4/5 核心板采用 XILINX 公司的 ZynqUltraScale2/3/4/5 芯片作為主控制器， 核心板做了兼容設(shè)計(jì)，對(duì)于 ZU2/3/4/5 芯片細(xì)分的CG/EG/EV，我們也都做了兼容設(shè)計(jì),對(duì)于 底板設(shè)計(jì)完全兼容。核心板采用 3 個(gè) 0.6mm 間距 120P 鍍金連接器與母板連接，核心板四 個(gè)腳放置了 4 個(gè)3.5mm 固定孔，此孔可以與底板通過(guò)螺絲緊固，確保了在強(qiáng)烈震動(dòng)的環(huán)境 下穩(wěn)定運(yùn)行。

[]()[]()1.2********產(chǎn)品規(guī)格

[]()[]()1.3********產(chǎn)品外觀

?編輯?編輯

[]()[]()1.4********產(chǎn)品尺寸

核心板尺寸為 83.8x64.8mm，核心板通過(guò)背面的 3 顆 0.6mm/120P 鍍金高速連接器與底 板連接，合高 3mm。如下圖是核心板的尺寸標(biāo)注。

?編輯

[]()[]()[]()[]()第二章********核心板使用說(shuō)明

[]()2.1********核心板供電

核心板供電電壓是 5V，在核心板的四個(gè)角都留有電源輸入管腳， 電源管腳在模塊內(nèi)部 已做了連通，此設(shè)計(jì)是為了方便底板的電源接入，設(shè)計(jì)時(shí)只需要連接一個(gè)角上的電源管腳， 核心板即可工作。電源連接需用銅皮連接且打足夠的過(guò)孔保證電源通流能力。核心板上的所 有 GND 信號(hào)都需要連接到底板上，每個(gè) GND 通過(guò)兩個(gè)過(guò)孔與底板連接以確保通流能力 。 核心板的極限電流在 5V/3A，所以外部供電需要考慮極限電流情況以保證核心板工作穩(wěn)定。

給模組供電的電源輸出電壓需要穩(wěn)定 ，在模組電源輸入加一級(jí) DCDC 電源轉(zhuǎn)換，從高 電壓轉(zhuǎn)到 5V，DCDC 電流輸出能力可以選 5A 左右 ，如電源芯片 MP2482/MP2225 可以參 考 。在模組電源輸入處需放置 2 顆 220uF/10V 電容保證電源質(zhì)量，如果是使用鉭電容，最 好用一個(gè) 1 歐姆 0805 電阻與電容串聯(lián)，以保證鉭電容的穩(wěn)定性。

?編輯

[]()[]()2.2********核心板時(shí)鐘

核心板為 PS 側(cè)提供了 33.333Mhz 的時(shí)鐘輸入，輸入的管腳位置為 PS_REF_CLK；為 PL 側(cè)提供了 200Mhz 的 差分 時(shí) 鐘 輸 入 ， PL 側(cè) 的 時(shí) 鐘 輸 入 管 腳 是 FPGA_12P_GC_65/ FPGA_12N_GC_65，管腳位置是 L3/L2；為 PL 側(cè) GTX 提供了一路 125Mhz 的差分時(shí)鐘輸入， 輸入位置是 GTX 的 BANK224 的 CLK1,管腳位號(hào)是 V6/V5。另外， 125Mhz 時(shí)鐘只在 ZU4/5 上提供，ZU2/3 上沒(méi)有 GTX 接口，無(wú)法使用 。如下圖列出了連接方式。

[]()[]()2.3********核心板全局復(fù)位

核心板提供了 nGST 復(fù)位按鍵，為系統(tǒng)復(fù)位按鍵，低電平有效。此引腳也引出到了連接 器，信號(hào)名稱為 SYS_nRST_I，方便外部加入復(fù)位按鍵或者設(shè)計(jì)看門(mén)狗復(fù)位電路用。同時(shí)為了 系統(tǒng)穩(wěn)定，我們?cè)诤诵陌迳霞恿藦?fù)位芯片 MAX811SEUS，復(fù)位輸出信號(hào)也引出到了連接器 上，信號(hào)名稱為 SYS_nRST_O，此信號(hào)可以用于單板其他外設(shè)的復(fù)位用，信號(hào)電平是 3.3V。 復(fù)位腳為 PS/PL 共用復(fù)位，連接到 PS 側(cè)的 PS_POR_500(D21)引腳上和 PL 側(cè) BANK34 的 IO_L3N_34(G9)管腳。

如果底板上需要設(shè)計(jì)復(fù)位電路有以下幾種情況需考慮。

1） 復(fù)位電路底板內(nèi)部使用，只需要對(duì)地添加復(fù)位按鍵和一個(gè) 10uF 電容并口即可。

2） 復(fù)位電路需要預(yù)留在結(jié)構(gòu)上供外部使用，需要添加對(duì)地按鍵，同時(shí)對(duì)地并聯(lián) 10uF 電 容和 TVS 防靜電器件。

?編輯

[]()[]()2.4********核心板啟動(dòng)方式

核心板支持四種啟動(dòng)模式，分別是 JTAG 、QSPI Flash 、EMMC 、SD 卡。板載了前三種 方式，SD 卡方式用戶可以通過(guò)在底板上連接實(shí)現(xiàn)。 四種啟動(dòng)方式可以通過(guò)板載的撥碼開(kāi)關(guān) 來(lái)選擇。如下圖已列出各個(gè)模式撥碼開(kāi)關(guān)所在的位置。因主芯片發(fā)熱量較大，所以在核心板 上需要加散熱片，會(huì)遮擋 BOOT MODE 選擇表格。

?編輯

[]()[]()2.5********網(wǎng)口連接

核心板上放置了一顆千兆以太網(wǎng)芯片 KSZ9031,以太網(wǎng)芯片與 ZYNQ 芯片之間通過(guò) RGMII 接口互聯(lián)，連接對(duì)應(yīng)管腳見(jiàn)下表， 以太網(wǎng)對(duì)外連接只需要一個(gè)帶變壓器的 RJ45 即可 使用，芯片地址 PHY_AD[2:0]=001，連接原理圖可參考下圖（產(chǎn)品電路需加 ESD 保護(hù)電路）。

?編輯

[]()[]()2.6EMMC管腳定義

板載 EMMC 容量 8GB，型號(hào)為 THGBMFG6C1LBAIL，管腳定義如下表

[]()[]()2.7QSPIFLASH

核心板設(shè)計(jì)了兩路 QSPI FLASH，容量為 32MB 的 QSPI FLASH，QSPI0 為默認(rèn)貼片的， QSPI1 為預(yù)留的，不貼片 。QSPI FLASH 可用于存儲(chǔ)啟動(dòng)文件和用戶文件。

[]()2.8板載LED

為方便調(diào)試，核心板上放置了三顆 LED，LED 連接到 PL 側(cè)，LED 的管腳位置如下表， 當(dāng)管腳輸出高電平時(shí) LED 點(diǎn)亮，低電平 LED 滅。

[]()[]()2.9BANK接口電平選擇

單板上 BANK64/66 為 HP-BANK，接口電平配置為 1.2/1.8V, 可以通過(guò)單板上 提供的指示進(jìn)行 0 歐姆電阻選焊來(lái)調(diào)節(jié)電壓，默認(rèn)電平為 1.8V。另外對(duì)于 ZU2/3 和 ZU4/5，HR-BANK 的命名有所差異，對(duì)于 ZU2/3 有 BANK24/25/26/44，對(duì)于 ZU4/5 有 BANK44/45/46/43,兩者 BANK 分別對(duì)應(yīng)， 管腳兼容，BANK 電平可以實(shí)現(xiàn) 1.8V/2.5V/3.3V 三種電平轉(zhuǎn)換，更換電阻位置即可,默認(rèn)電平為 3.3V。

?編輯

[]()[]()2.10PS側(cè)********DDR

PS 側(cè)配置了四顆工業(yè)級(jí) DDR4 芯片，單顆容量 1GB， 四顆共計(jì)容量為 4GB,型號(hào)為 MT40A512M16LY-062E，DDR4 管腳分配直接調(diào)用系統(tǒng)分配即可。也可以參考我司提供的例 程。

[]()[]()2.11PL側(cè)********DDR

PL 側(cè)配置了一顆工業(yè)級(jí) DDR4 芯片，單顆容量 1GB，型號(hào)為 MT40A512M16LY-062E， DDR4L 管腳分配參見(jiàn)下表。

[]()[]()[]()[]()第三章********底板設(shè)計(jì)注意事項(xiàng)

[]()3.1電源部分PCB********設(shè)計(jì)

電源輸入需要鋪銅皮連接，打足夠的過(guò)孔保證通電流能力，但電源電壓較高，干擾較大， 在保證通流的條件下不要讓這個(gè)銅皮更大，以免干擾其他信號(hào)。地管腳需要連接到地平面上， 且一個(gè)地管腳需要打兩個(gè)過(guò)孔，保證通流和充分連接。

?編輯

[]()[]()3.2********高速接口布局走線

1）USB 口：

USB PHY 芯片的并口速率在 60Mhz，并口走線需要保證等長(zhǎng)，且長(zhǎng)度不大于 1000mil （25.4mm）， 所以 PHY 盡量靠近模組放置，USB 差分線 DP/DM 可以拉的長(zhǎng)一些。

2）千兆以太網(wǎng)：

與 RJ45 端連接的信號(hào)需要保持等長(zhǎng)，RGMII 接口的 TX 部分與 RX 部分需要單獨(dú)保持等 長(zhǎng)。

3）HDMI 接口

HDMI 接口信號(hào)需要走差分，且差分之間需保持等長(zhǎng)控制。

[]()[]()3.3LVDS信號(hào)

模組的 BANK 電平可以在 1.2/1.8V/2.5V/3.3V 三種電平之間選擇，默認(rèn)為 3.3V 電平，如 果需要工作在 LVDS 模式下，需要把接口電平調(diào)整為 1.8V 或者 2.5V。同時(shí)底板的 LVDS 信 號(hào)走線需做差分/阻抗控制處理，并且差分之間保持等長(zhǎng)。

[]()[]()3.4GTX信號(hào)走線

GTX 走線需要考慮的問(wèn)題比較多，對(duì)于有疑問(wèn)的用戶可以聯(lián)系客服接入技術(shù)支持。

[]()[]()3.5********產(chǎn)品防護(hù)

對(duì)于產(chǎn)品設(shè)計(jì)，需要在各類(lèi)接口加上防護(hù)電路。需按防護(hù)等級(jí)需求進(jìn)行設(shè)計(jì)。

[]()[]()[]()[]()第四章********核心板管腳與信號(hào)等長(zhǎng)

[]()4.1********核心板管腳定義

PZ-ZU2/3/4/5 核心板共引出 PS 側(cè) 38 個(gè)管腳，PL 側(cè) 192 根管腳，PL 管腳其中有 96 根信號(hào)電平 1.2/1.8V，96 根信號(hào)可以 1.8/2.5/3.3V 三種電平調(diào)節(jié)。詳細(xì)的管腳定義參見(jiàn)文件 夾《PZ-ZU23CGEG 核心板管腳與等長(zhǎng)》《PZ-ZU45CGEGEV 核心板管腳與等長(zhǎng)》。

[]()[]()4.2********信號(hào)等長(zhǎng)

為方便用戶設(shè)計(jì)底板以及信號(hào)走高速，我們提供了 J1-J3 連接器上的走線長(zhǎng)度數(shù)據(jù)， 方便用戶協(xié)同底板設(shè)計(jì)。詳細(xì)數(shù)據(jù)表格參見(jiàn)文件夾《PZ-ZU23CGEG 核心板管腳與等長(zhǎng)》《PZ- ZU45CGEGEV 核心板管腳與等長(zhǎng)》。

?
審核編輯 黃宇