電子發(fā)燒友網(wǎng)報道（文/黃晶晶）近日，阿里平頭哥AI算力卡PPU在央視新聞被曝光，在“國產(chǎn)卡與NV卡重要參數(shù)對比”表格中顯示，其PPU在顯存、片間帶寬等多項硬件參數(shù)均超越英偉達A800，介于英偉達A800和H20之間。

根據(jù)報道，平頭哥PPU采用HBM2e顯存，單卡顯存容量96GB，片間帶寬為700GB/s，采用PCIe5.0×16通道接口，單卡功耗為400W。英偉達A800顯存同樣采用HBM2e，單卡顯存80GB，片間帶寬400GB/s，接口規(guī)格是PCIe4.0×16，功耗400W；而H20的顯存和片間帶寬更強，單卡96GB HBM3顯存，片間帶寬為900GB/s，采用PCIe5.0×16接口，但功耗較高為550W。

另外還有，華為昇騰910B單卡采用64GB HBM2顯存，片間帶寬392GB/s，接口為PCIe4.0×16，功耗350W；壁仞104P單卡搭載32GB HBM2e顯存，片間帶寬256GB/s，采用PCIe5.0×16接口，功耗為300W。

我們可以看到，相當水平的AI算力卡，它們的存儲規(guī)格基本在HBM2/2e、HBM3這一階段。

HBM對于AI芯片的重要性

高帶寬內(nèi)存HBM是一種基于3D堆棧技術的DRAM，通過TSV（硅通孔）和芯片堆疊架構(gòu)實現(xiàn)高速數(shù)據(jù)傳輸與低能耗特性。該技術由三星、AMD和SK海力士共同提出，2013年SK海力士首次量產(chǎn)HBM芯片，2015年首次應用于AMD Fiji GPU。

隨著 AI大模型向千億、萬億級等大參數(shù)、以及FP8/FP4 高精度低比特計算方向演進，傳統(tǒng)內(nèi)存方案已無法滿足數(shù)據(jù)傳輸效率需求。AI 計算需反復調(diào)用海量參數(shù)，如 GPT-3的1750億參數(shù)需占用數(shù)百GB內(nèi)存，且計算單元呈大規(guī)模并行架構(gòu)，每秒需從內(nèi)存讀取/寫入TB級數(shù)據(jù)。若數(shù)據(jù)供給不及時，會造成芯片實際性能大幅低于理論峰值。

HBM在AI服務器GPU中成為主流解決方案，是當前AI算力芯片突破性能瓶頸的核心關鍵技術，其3D堆疊技術有效提升內(nèi)存帶寬并減少延遲。

HBM六代產(chǎn)品演進

目前HBM總共有六代產(chǎn)品，分別為HBM1、HBM2、HBM2E、HBM3、HBM3E、HBM4。SK海力士于2013年首次開發(fā)HBM DRAM（第一代）產(chǎn)品，隨后以HBM2（第二代）、HBM2E（第三代）、HBM3（第四代）的順序開發(fā)。

2018年SK海力士發(fā)布第二代HBM產(chǎn)品HBM2，2020年發(fā)布第三代產(chǎn)品HBM2E是HBM2的擴展版本，HBM2E速度更快、容量更大、散熱性能更高。

SK海力士于2021年10月推出全球首款HBM3，并在2022年6月實現(xiàn)量產(chǎn)。該款HBM3每個引腳傳輸速率達6.4Gbps，1024位寬接口，最高帶寬可達819GB/s，較HBM2E（460GB/s）高約78%。16Gb內(nèi)核密度、尖端的TSV垂直堆疊技術，滿足了系統(tǒng)對更高密度的要求，該技術可實現(xiàn)12層堆疊內(nèi)存立方體，從而實現(xiàn)最大24GB封裝密度。

2024年，SK海力士全球率先開始量產(chǎn) 8/12層HBM3E，實現(xiàn)了現(xiàn)有HBM產(chǎn)品中最大的36GB容量。11月4日，海力士正式宣布開發(fā)全球最大容量16層堆疊HBM3E。

?
圖源：SK海力士

SK海力士2025年9月宣布，已成功完成面向AI的超高性能存儲器新產(chǎn)品HBM4的開發(fā)，并在全球首次構(gòu)建了量產(chǎn)體系。這次全新構(gòu)建量產(chǎn)體系的HBM4采用了較前一代產(chǎn)品翻倍的2048條數(shù)據(jù)傳輸通道（I/O），將帶寬擴大一倍，同時能效也提升40%以上。憑借這一突破，該產(chǎn)品實現(xiàn)了全球最高水平的數(shù)據(jù)處理速度和能效。公司預測，將該產(chǎn)品引入客戶系統(tǒng)后，AI服務性能最高可提升69%，這一創(chuàng)新不僅能從根本上解決數(shù)據(jù)瓶頸問題，還可顯著降低數(shù)據(jù)中心電力成本。

與此同時，此次HBM4實現(xiàn)高達10Gbps（每秒10千兆比特）以上的運行速度，這大幅超越JEDEC標準規(guī)定的8Gbps（每秒8千兆比特）。公司在HBM4的開發(fā)過程中采用了產(chǎn)品穩(wěn)定性方面獲得市場認可的自主先進MR-MUF技術和第五代10納米級（1b）DRAM工藝，最大程度地降低其量產(chǎn)過程中的風險。

華為自研HBM

根據(jù)華為近日在全聯(lián)接大會2025上公布的信息，昇騰950PR芯片架構(gòu)新增支持低精度數(shù)據(jù)格式，其中FP8/MXFP8/HIF8: 1 PFLOPS，MXFP4: 2 PFLOPS，重點提升向量算力，提升互聯(lián)寬帶2.5倍，支持華為自研HBM高帶寬內(nèi)存，分為HiBL 1.0和HiZQ 2.0兩個版本。HiBL 1.0容量128GB，帶寬1.6TB/s。HiZQ 2.0容量144GB，帶寬4TB/s。

昇騰950PR芯片采用950核心+HiBL 1.0內(nèi)存，可提升推理Prefill（預填充）性能，提升推薦業(yè)務性能。昇騰950DT采用HiZQ 2.0內(nèi)存，可提升推理Decode（解碼）性能，提升訓練性能，提升內(nèi)存容量和帶寬。

根據(jù)規(guī)劃，2026年第一季度將推出昇騰950PR，2026年第四季度計劃推出昇騰950DT。2027年第四季度將推出昇騰960芯片，預計在各項規(guī)格上相比前代產(chǎn)品將有大幅提升。2028年第四季度規(guī)劃推出昇騰970芯片，這將是該系列中的高端產(chǎn)品，預計在算力和互聯(lián)帶寬等方面實現(xiàn)全面升級。

遠見智存HBM2/2e已完成終試

此前有報道，深圳遠見智存成功實現(xiàn)HBM2e芯片量產(chǎn)，并計劃于2025年春節(jié)前后初步完成下一代HBM3/HBM3e前端設計。

遠見智存成立于2023年，擁有一支由行業(yè)精英組成的團隊，團隊成員在HBM技術方面具有深厚的積淀和豐富的經(jīng)驗。據(jù)介紹，通過技術創(chuàng)新，公司成功繞開TSV（Through-Silicon Via）及CoWoS（Chip-on-Wafer-on-Substrate）等關鍵技術瓶頸，使得HBM2e的國產(chǎn)化得以順利實現(xiàn)。

同時，遠見智存依規(guī)提供符合高堆疊JEDEC標準的HBM產(chǎn)品，并整合國內(nèi)高端封裝資源，推出自主可控的HBM3/3e產(chǎn)品，為AI訓練芯片產(chǎn)業(yè)注入動力。

針對遠見智存的HBM存儲芯片的研發(fā)進度，目前公開信息顯示，中天精裝間接持有深圳遠見智存股權，穿透計算的持股比例為6.71%。中天精裝表示，公司參股企業(yè)深圳遠見智存科技聚焦高帶寬存儲芯片（HBM）領域，目前HBM2/2e產(chǎn)品已完成終試，正在推動量產(chǎn)和升級；HBM3/3e處于研發(fā)階段，已完成前期預研和部分設計工作。

另外，今年7月，賽博格機器人與芯璣半導體和量子芯云聯(lián)合推出內(nèi)置DNPU和LPDDR5的存算一體化芯片和全球首顆移動HBM。

隨著AI大模型向更大參數(shù)、更多模態(tài)演進，HBM與AI 芯片將深度綁定，HBM的技術迭代將為AI算力推波助瀾。