該ADS9813是一個八通道數(shù)據(jù)采集（DAQ）系統(tǒng)，基于同步采樣、18位逐次逼近寄存器（SAR）模數(shù)轉(zhuǎn)換器（ADC）。該ADS9813為每個通道提供完整的模擬前端 （AFE），并帶有輸入鉗位。該器件還具有 1MΩ 輸入阻抗和具有用戶可選帶寬選項的可編程增益放大器 （PGA）。高輸入阻抗允許直接與傳感器和變壓器連接，從而消除了對外部驅(qū)動電路的需求。配置ADS9813以接受±12V、±10V、±7V、±5V、±3.5V和±2.5V雙極性輸入，輸入共模電壓高達±12V。

支持1.2V至1.8V工作的數(shù)字接口使ADS9813無需外部電壓電平轉(zhuǎn)換器即可使用。
*附件：ads9811.pdf

特性

• 8通道、18位ADC，帶模擬前端：
  • 同時采樣
  • 恒定的 1MΩ 輸入阻抗前端
• 可編程模擬輸入范圍：
  • ±12V、±10V、±7V、±5V、±3.5V和±2.5V
  • 單端和差分輸入
  • 共模電壓范圍：±12V
  • 輸入過壓保護：高達 ±18V
• 用戶可選擇的模擬輸入帶寬：
  • 22.7kHz 和 700kHz
• 集成低漂移精度基準：
  • ADC基準電壓源：4.096V
  • 2.5V 基準輸出，用于外部電路
• 全通量下的出色交流和直流性能：
  • DNL：±0.35LSB，INL：±0.8LSB
  • 信噪比：90.3dBFS，總諧波擾：–113dB
• 電源：
  • 模擬和數(shù)字：5V 和 1.8V
  • 數(shù)字接口：1.2V 至 1.8V
• 溫度范圍：–40°C 至 +125°C

參數(shù)

方框圖

一、產(chǎn)品概述

ADS981x 系列（含 ADS9813、ADS9811、ADS9810）是德州儀器推出的 18 位 8 通道同步采樣模數(shù)轉(zhuǎn)換器（ADC） ，核心優(yōu)勢為高分辨率、寬輸入范圍與集成化模擬前端（AFE），專為半導(dǎo)體測試、可編程直流電源、參數(shù)測量單元（PMU）等高精度數(shù)據(jù)采集場景設(shè)計。系列內(nèi)產(chǎn)品僅采樣速率與功耗存在差異，均采用 7mm×7mm 56 引腳 VQFN（RSH 封裝），支持 - 40°C 至 + 125°C 工業(yè)級工作溫度，適配高通道數(shù)、高精度測量需求。

二、產(chǎn)品型號差異與核心參數(shù)

1. 型號功能對比

ADS981x 系列各型號核心差異集中在采樣速率與功耗，基礎(chǔ)架構(gòu)與性能一致，具體如下：

2. 核心性能參數(shù)（全系列通用）

三、硬件設(shè)計關(guān)鍵信息

1. 封裝與引腳

• 封裝類型 ：56 引腳 VQFN（RSH），尺寸 7mm×7mm，暴露熱焊盤需接地以保證散熱（熱阻 RθJA=23.2°C/W，RθJC=0.9°C/W）。
• 關(guān)鍵引腳功能 ：
  • 模擬輸入：AIN1P/AIN1M 至 AIN8P/AIN8M（8 路差分輸入，支持單端配置）、REFIO（參考電壓輸入 / 輸出，內(nèi)置參考時為輸出，外接參考時為輸入）、REFM（參考地，需接地）。
  • 電源：AVDD_5V（5V 模擬電源）、VDD_1V8（1.8V 數(shù)字電源）、IOVDD（I/O 電源，1.15V-1.85V）、GND（公共地，模擬 / 數(shù)字地共地設(shè)計）。
  • 時鐘與同步：SMPL_CLKP/SMPL_CLKM（差分采樣時鐘輸入，支持單端配置）、SMPL_SYNC（同步輸入，用于多芯片同步）。
  • 數(shù)據(jù)接口：D0-D3（數(shù)據(jù)輸出通道）、DCLKOUT（數(shù)據(jù)時鐘輸出）、FCLKOUT（幀時鐘輸出）、SPI 接口（CS/SCLK/SDI/SDO，用于配置）。
  • 控制與輔助：RESET（復(fù)位，低有效）、PWDN（掉電控制，低有效）、REFOUT_2V5（2.5V 參考輸出）。

2. 電源與信號設(shè)計要求

• 電源設(shè)計 ：
  • 供電序列：無嚴格時序要求，但推薦先加 VDD_1V8，再加 AVDD_5V 與 IOVDD，避免電壓沖擊。
  • 去耦設(shè)計：所有電源引腳需就近布置 0.1μF 陶瓷電容 + 1μF 鉭電容，REFIO 引腳需外接 10μF 電容濾波，降低參考電壓噪聲。
• 信號設(shè)計 ：
  • 模擬輸入：支持直流 / 交流耦合，差分輸入時需保證 AINxP 與 AINxM 阻抗匹配（誤差 < 1%），避免增益誤差；單端輸入時需將 AINxM 接地。
  • 采樣時鐘：差分時鐘需 AC 耦合，單端時鐘需將 SMPL_CLKM 接地；時鐘占空比需保持 45%-55%，抖動 < 10ps，避免采樣誤差。

四、核心功能與配置

1. 集成化模擬前端（AFE）

• 可編程增益與濾波 ：每通道集成可編程增益放大器（PGA）與低通濾波器（LPF），支持：
  • 增益適配：通過量程配置（±2.5V-±12V）間接調(diào)整增益，無需額外 PGA 芯片，簡化電路。
  • 帶寬選擇：低噪聲模式（22.7kHz）適配高精度低速采集，寬帶寬模式（最高 700kHz）適配高速信號采集，滿足不同場景需求。
• 輸入保護與共模抑制 ：每路輸入集成 ±18V 過壓保護鉗位電路，支持 ±12V 寬共模電壓，共模抑制比（CMRR）-70dB（直流），有效抑制系統(tǒng)共模噪聲（如工頻干擾）。

2. 數(shù)據(jù)處理與接口

• 同步采樣與多芯片級聯(lián) ：8 通道同步采樣，支持通過 SMPL_SYNC 引腳實現(xiàn)多芯片同步，通道間相位差 < 1ns，適配高通道數(shù)測量系統(tǒng)（如多模塊 PMU）。
• 靈活數(shù)據(jù)接口 ：支持 2 通道 / 4 通道輸出，單數(shù)據(jù)率（SDR）/ 雙數(shù)據(jù)率（DDR）模式，數(shù)據(jù)時鐘（DCLKOUT）頻率隨采樣速率與通道數(shù)自動調(diào)整（如 4 通道 DDR 模式，2MSPS 采樣時 DCLKOUT=48MHz），適配高速數(shù)據(jù)傳輸。
• 數(shù)據(jù)優(yōu)化功能 ：
  • 數(shù)據(jù)隨機化：通過 XOR 操作隨機化輸出數(shù)據(jù)，減少地彈噪聲對模擬性能的干擾。
  • 數(shù)據(jù)平均：支持簡單平均（輸出速率減半）與移動平均（無速率損失），SNR 最高改善 13dB（128 倍平均），適配弱信號高精度采集。
  • 測試圖案：內(nèi)置固定圖案、數(shù)字斜坡、交替圖案等測試模式，用于驗證數(shù)據(jù)接口正確性，簡化調(diào)試。

3. 參考電壓與校準

• 內(nèi)置參考 ：集成 4.096V 低漂移參考（溫度漂移 20ppm/°C），支持外部參考輸入（REFIO 引腳），適配更高精度需求（如外接 REF7040 等高精度參考芯片）。
• 系統(tǒng)校準 ：支持偏移與增益校準，校準后總未調(diào)整誤差（TUE）可降至 ±0.0015%（25°C±5°C），滿足半導(dǎo)體測試等超高精度場景。

五、應(yīng)用設(shè)計與布局

1. 典型應(yīng)用場景

• 參數(shù)測量單元（PMU） ：采用 ADS9813+FPGA 架構(gòu)，8 路通道同時采集 DUT（被測器件）的電壓與電流信號（通過分流電阻轉(zhuǎn)換），低噪聲模式（22.7kHz）下 SNR 達 89.1dBFS，滿足 PMU±0.01% 精度要求；支持多芯片級聯(lián)擴展至 32 通道，適配多引腳芯片測試。
• 可編程直流電源 ：利用寬量程（±12V）與高線性度（INL±0.8LSB），采集電源輸出電壓與電流，通過反饋控制實現(xiàn)輸出精度 ±0.005%，寬帶寬模式（500kHz）支持快速響應(yīng)負載變化。

2. PCB 布局準則

• 分區(qū)設(shè)計 ：模擬區(qū)（AINxP/AINxM、REFIO、AVDD_5V）與數(shù)字區(qū)（SPI 接口、數(shù)據(jù)輸出）嚴格分離，模擬地 / 數(shù)字地僅在器件熱焊盤處單點連接；模擬輸入走線需遠離數(shù)字信號線（如時鐘、數(shù)據(jù)總線），避免 EMI 干擾。
• 布線要求 ：
  • 模擬輸入線：采用 100Ω 差分對布線，長度匹配誤差 < 5mil，避免過孔；單端輸入線需短路徑布線，長度 < 5cm，減少寄生電阻。
  • 時鐘線：差分時鐘線長度匹配誤差 < 2mil，單端時鐘線需靠近地平面，減少輻射干擾。
• 熱設(shè)計 ：暴露熱焊盤需通過至少 4 個過孔連接至地平面，焊接面積≥5mm×5mm，確保滿負荷工作時結(jié)溫 < 125°C。