ADC3568和ADC3569 （ADC356x） 是 16 位、250MSPS 和 500MSPS、單通道模數(shù)轉(zhuǎn)換器 （ADC）。這些器件專為高信噪比 （SNR） 而設(shè)計(jì)，可提供 -160dBFS/Hz （500MSPS） 的噪聲頻譜密度。

高能效ADC架構(gòu)在500MSPS時(shí)功耗為435mW，并以較低的采樣率（250MSPS時(shí)為369mW）提供功率縮放。

ADC356x包括一個(gè)可選的四頻數(shù)字下變頻器（DDC），支持2倍的寬帶抽取到32768的窄帶抽取。DDC 使用 48 位 NCO，支持相位相干和相位連續(xù)跳頻。
*附件：adc3568.pdf

ADC356x 配備了靈活的 LVDS 接口。在抽取旁路模式下，器件使用并行 SDR 或 DDR LVDS 接口。使用抽取時(shí)，輸出數(shù)據(jù)使用串行LVDS接口傳輸，隨著抽取的增加，所需的通道數(shù)量減少。對(duì)于高抽取比，輸出分辨率可以提高到32位。

特性

• 16 位、單通道 250 和 500MSPS ADC
• 噪聲頻譜密度：?160.4dBFS/Hz
• 熱噪聲：76.4dBFS
• 單核（非交錯(cuò)）ADC架構(gòu)
• 功耗：
  • 435mW （500MSPS）
  • 369mW （250MSPS）
• 光圈抖動(dòng)：75fs
• 緩沖模擬輸入
  • 可編程 100Ω 和 200Ω 端接
• 輸入滿量程：2VPP
• 全功率輸入帶寬（?3dB）：1.4GHz
• 頻譜性能（fIN = 70MHz，?1dBFS）：
  • 信噪比：75.6dBFS
  • SFDR HD2,3：80dBc
  • SFDR 最差雜散：94dBFS
• INL：±2 LSB（典型值）
• DNL：±0.5 LSB（典型值）
• 數(shù)字下變頻器 （DDC）
  • 多達(dá)四個(gè)獨(dú)立的 DDC
  • 復(fù)雜而真實(shí)的抽取
  • 抽?。?2、/4 到 /32768 抽取
  • 48 位 NCO 相位相干跳頻
• 并行/串行 LVDS 接口
  • 用于 DDC 旁路的 16 位并行 SDR、DDR LVDS
  • 用于抽取的串行LVDS
  • 32 位輸出選項(xiàng)，用于高抽取

參數(shù)

方框圖

一、產(chǎn)品概述

ADC3568（250MSPS）與 ADC3569（500MSPS）是德州儀器推出的 16 位單通道高速模數(shù)轉(zhuǎn)換器（ADC） ，核心優(yōu)勢(shì)為高分辨率、低噪聲與靈活數(shù)字下變頻（DDC）功能，適用于軟件定義無(wú)線電（SDR）、頻譜分析儀、雷達(dá)、通信基礎(chǔ)設(shè)施等對(duì)信號(hào)精度與采樣速率要求嚴(yán)苛的場(chǎng)景。兩款產(chǎn)品架構(gòu)一致，僅最高采樣速率差異，均采用 64 引腳 VQFN（RTD 封裝），支持 - 40°C 至 + 105°C 工業(yè)級(jí)工作溫度，兼顧高性能與小型化需求。

二、核心參數(shù)對(duì)比

兩款產(chǎn)品核心差異為最高采樣速率，關(guān)鍵性能參數(shù)一致，具體如下：

三、硬件設(shè)計(jì)關(guān)鍵信息

1. 封裝與引腳

• 封裝類型 ：64 引腳 VQFN（RTD），尺寸 9mm×9mm，暴露熱焊盤需接地以保證散熱（熱阻 RθJA=22.3°C/W，RθJC=1.1°C/W）。
• 關(guān)鍵引腳功能 ：
  • 模擬輸入：AINP/AINN（差分信號(hào)輸入，支持 100Ω/200Ω 可編程內(nèi)部端接）、VCM（共模電壓輸出，1.4V 典型值）。
  • 電源：AVDD12/AVDD18（模擬電源）、DVDD12/DVDD18（數(shù)字電源）、AGND/CLKGND/DGND（分模擬 / 時(shí)鐘 / 數(shù)字地，需單點(diǎn)連接）。
  • 時(shí)鐘與同步：CLKP/CLKM（差分采樣時(shí)鐘輸入，支持 0.5Vpp-2.4Vpp 輸入）、SYSREF（同步參考信號(hào)，用于多芯片同步）。
  • 數(shù)據(jù)接口：DOUT [0-15] P/M（16 路差分 LVDS 數(shù)據(jù)輸出）、DCLKP/M（LVDS 數(shù)據(jù)時(shí)鐘輸出）、FCLK（幀時(shí)鐘，DOUT0 復(fù)用）。
  • 配置與控制：SEN/SCLK/SDIO（SPI 配置接口）、RESET（高有效復(fù)位）、GPIO0/GPIO1（可配置為 SYSREF、斷電控制等）。

2. 電源與時(shí)鐘設(shè)計(jì)

• 電源要求 ：
  • 供電序列：需先加 1.2V 電源（AVDD12/DVDD12），再加 1.8V 電源（AVDD18/DVDD18），避免電壓時(shí)序錯(cuò)誤導(dǎo)致器件損壞。
  • 去耦設(shè)計(jì)：所有電源引腳需就近布置 0.1μF 陶瓷電容 + 10μF 鉭電容，模擬電源推薦搭配低噪聲 LDO（如 TPS7A8400），降低電源噪聲串?dāng)_。
• 時(shí)鐘要求 ：
  • 輸入時(shí)鐘需 AC 耦合，推薦外部端接以優(yōu)化 AC 性能，時(shí)鐘占空比需保持 35%-65%。
  • 時(shí)鐘抖動(dòng)要求：外部時(shí)鐘抖動(dòng)需 < 75fs，否則會(huì)導(dǎo)致 SNR 退化（如 100fs 抖動(dòng)會(huì)使 1GHz 輸入信號(hào) SNR 下降至 68dBFS）。

四、核心功能與配置

1. 數(shù)字下變頻（DDC）

• 多通道 DDC 架構(gòu) ：集成 4 個(gè)獨(dú)立 DDC，支持單頻段 / 雙頻段 / 四頻段模式，可同時(shí)處理多個(gè)信號(hào)頻段。
• 靈活抽取配置 ：
  • 抽取率：2×-32768× 可調(diào)，支持實(shí)數(shù)抽取（單頻段）與復(fù)數(shù)抽?。ǘ囝l段），復(fù)數(shù)抽取通帶帶寬約 80%，實(shí)數(shù)抽取約 40%。
  • 48 位 NCO：支持相位連續(xù)與無(wú)限相位相干跳頻，頻率范圍 - FS/2 至 + FS/2，SFDR≥100dBc，可精準(zhǔn)將目標(biāo)信號(hào)變頻至基帶。
• 應(yīng)用示例 ：500MSPS 采樣時(shí)，復(fù)數(shù)抽取 8×，可將 370MHz 信號(hào)變頻至 10MHz 基帶，同時(shí)抑制鏡像頻率。

2. 數(shù)據(jù)接口與輸出

• 多模式 LVDS 接口 ：
  • bypass 模式：16 位并行 SDR/DDR LVDS 輸出，SDR 模式僅上升沿傳輸數(shù)據(jù)，DDR 模式上升 / 下降沿均傳輸（0 填充下降沿）。
  • 抽取模式：串行 LVDS（SLVDS）輸出，通道數(shù)隨抽取率減少（如抽取 32768× 時(shí)僅需 1 路 LVDS），支持 16 位 / 32 位輸出分辨率（32 位用于高抽取率以避免量化噪聲損失）。
• 數(shù)據(jù)格式 ：默認(rèn)二進(jìn)制補(bǔ)碼，可通過(guò)寄存器配置為偏移二進(jìn)制，支持過(guò)范圍（OVR）指示與 PRBS 擾碼（減少地彈噪聲）。

3. 同步與校準(zhǔn)

• 多芯片同步 ：通過(guò) SYSREF 信號(hào)實(shí)現(xiàn)多芯片時(shí)鐘與 NCO 相位同步，SYSREF 需與采樣時(shí)鐘邊緣對(duì)齊，內(nèi)置 SYSREF 監(jiān)測(cè)電路，可檢測(cè) - 60ps 至 + 140ps 范圍內(nèi)的同步偏差。
• 數(shù)字增益與校準(zhǔn) ：
  • 數(shù)字增益：8 位寄存器（2's 補(bǔ)碼），增益范圍 - 6dB 至 + 6dB（步長(zhǎng) 0.047dB），可補(bǔ)償前端信號(hào)衰減。
  • 奈奎斯特區(qū)選擇：支持 1-6 奈奎斯特區(qū)配置（寄存器 0x16B），需根據(jù)輸入信號(hào)頻率選擇，確保內(nèi)部校準(zhǔn)生效。

4. 測(cè)試與診斷

• 測(cè)試模式 ：內(nèi)置 ramp 、靜態(tài)、翻轉(zhuǎn)等測(cè)試圖案，可替換 ADC 輸出數(shù)據(jù)，用于驗(yàn)證 LVDS 接口正確性。
• 過(guò)范圍檢測(cè) ：OVR 信號(hào)可通過(guò) GPIO 或替換 LSB 輸出，檢測(cè)信號(hào)超出可量化范圍事件，OVR 脈沖寬度可通過(guò)寄存器配置（1-256 個(gè)時(shí)鐘周期）。
• 狀態(tài)監(jiān)測(cè) ：寄存器 0x140 可監(jiān)測(cè) SYSREF 同步狀態(tài)、NCO 頻率更新?tīng)顟B(tài)，DAC_STATUS 寄存器指示各通道短路狀態(tài)。

五、應(yīng)用設(shè)計(jì)與布局

1. 典型應(yīng)用

• 寬帶頻譜分析儀 ：搭配平衡 - 不平衡變壓器（如 Marki BAL-0009SMG）將單端 RF 信號(hào)轉(zhuǎn)為差分輸入，通過(guò) DDC 將寬頻段信號(hào)分為多個(gè)窄頻段并行處理，提升頻譜分析效率。
• 雷達(dá)信號(hào)采集 ：500MSPS 采樣速率可捕捉高頻雷達(dá)回波信號(hào)，低孔徑抖動(dòng)（75fs）保障距離測(cè)量精度，多 DDC 可同時(shí)處理多個(gè)目標(biāo)信號(hào)。

2. PCB 布局準(zhǔn)則

• 分區(qū)設(shè)計(jì) ：模擬區(qū)（AINP/AINN、CLKP/CLKM）與數(shù)字區(qū)（LVDS 輸出、SPI）嚴(yán)格分離，模擬地 / 數(shù)字地僅在器件下方單點(diǎn)連接。
• 布線要求 ：
  • 模擬輸入與時(shí)鐘線：采用 100Ω 差分對(duì)布線，長(zhǎng)度匹配誤差 < 5mil，避免過(guò)孔，減少阻抗不連續(xù)。
  • LVDS 輸出線：采用緊密耦合 100Ω 差分對(duì)，長(zhǎng)度匹配誤差 < 10mil，接收端就近端接 100Ω 電阻。
• 熱設(shè)計(jì) ：暴露熱焊盤需通過(guò)過(guò)孔連接至地平面，焊接面積≥5mm×5mm，確保散熱效率。