DAC39RF10 和 'RFS10 是具有 16 位分辨率的雙通道和單通道數(shù)模轉換器 （DAC） 系列。這些器件可用作非插值或插值DAC，用于直接RF采樣或復雜基帶信號生成。單通道的最大輸入數(shù)據(jù)速率為20.48GSPS，兩個通道的最大輸入數(shù)據(jù)速率為10.24GSPS。這些器件可以在超過 8GHz 的載波頻率下生成高達 10、7.5 和 5GHz 信號帶寬（8、12 和 16 位輸入分辨率）的信號，從而能夠通過 C 波段直接采樣并進入 X 波段。
*附件：dac39rf10.pdf

高采樣率、輸出頻率范圍、64 位 NCO 頻率分辨率和任何具有相位相干性的跳頻也使該器件能夠進行任意波形生成 （AWG） 和直接數(shù)字合成 （DDS）。

JESD204B和JESD204C兼容的串行接口具有 16 個接收器對，速度高達 12.8Gbps。該接口JESD204B，JESD204C符合子類 1 標準，可通過使用 SYSREF 實現(xiàn)確定性延遲和多設備同步。

特性

• 16位、10.24/20.48GSPS、多奈奎斯特DAC內(nèi)核
• 最大輸入數(shù)據(jù)速率：
  • 8 位，單通道，DES 模式：20.48GSPS
  • 12 位，單通道，DES 模式：15.5GSPS
  • 16 位，單通道：10.24GSPS
  • 8 位，雙通道，10.24GSPS
  • 12 位，雙通道：7.75GSPS/通道
  • 16 位，雙通道：6.2GSPS/通道
• 輸出帶寬 （-3dB）：12GHz
• fOUT = 2.997GHz、DES2XL模式、DEM/抖動關閉時的性能
  • 本底噪聲（小信號）：–155dBFS/Hz
  • SFDR （-0.1 dBFS）：60dBc
  • IMD3（每音-7 dBFS）：–62dBc
  • 加相位噪聲，10kHz 偏移：-138dBc/Hz
• 四個集成數(shù)字上變頻器 （DUC）
  • 插值：1x、2x、3x、4x、6x、8x ...256 倍
  • 用于 I/Q 輸出的復雜基帶 DUC
  • 用于雙通道直接射頻采樣的復雜到實際上變頻
  • 64 位頻率分辨率 NCO
• 快速重新配置接口，實現(xiàn)快速跳頻
  • 4位數(shù)據(jù)，200MHz時鐘
  • 60ns 重新配置（32 位頻率）
  • 任何具有相位相干性的跳頻
• JESD204C界面
  • 多達 16 個通道，最高可達 12.8Gbps
  • C-S類，子類-1兼容
  • 內(nèi)部交流耦合電容器
• 用于自動 SYSREF 時序校準的 SYSREF 窗口

參數(shù)

方框圖

一、產(chǎn)品概述

DAC39RF10 與 DAC39RFS10 是德州儀器推出的16 位高采樣率數(shù)模轉換器（DAC） ，核心定位為多奈奎斯特頻段信號生成，適配衛(wèi)星通信（SATCOM）、相控陣天線、合成孔徑雷達（SAR）激勵器、無線通信測試儀及任意波形發(fā)生器（AWG）等高端射頻場景。兩款器件均采用 256 引腳 FCBGA 封裝（17mm×17mm，1mm 間距），支持 - 40~85°C 工作溫度，核心差異在于通道數(shù)量：DAC39RF10 為雙通道設計，DAC39RFS10 為單通道設計，均具備高帶寬、低噪聲、相位相干跳頻等關鍵特性，可直接生成 C 波段至 X 波段的射頻信號。

二、核心特性

（一）高采樣率與寬頻帶輸出

1. 采樣率與分辨率適配支持動態(tài)調(diào)整輸入分辨率與采樣率，平衡帶寬與性能需求，具體參數(shù)如下：
   • 8 位分辨率：單通道 DES 模式下最高 20.48GSPS，雙通道 10.24GSPS / 通道；
   • 12 位分辨率：單通道 DES 模式下最高 15.5GSPS，雙通道 7.75GSPS / 通道；
   • 16 位分辨率：單通道最高 10.24GSPS，雙通道 6.2GSPS / 通道；
   • 模擬輸出帶寬（-3dB）：12GHz，可在載波頻率超 8GHz 時生成最高 10GHz（8 位）、7.5GHz（12 位）、5GHz（16 位）帶寬的信號。
2. 卓越動態(tài)性能在輸出頻率 2.997GHz、DES2XL 模式、DEM/Dither 關閉條件下，關鍵指標如下：
   • 噪聲基底（小信號）：-155dBFS/Hz；
   • 無雜散動態(tài)范圍（SFDR，-0.1dBFS 輸入）：60dBc；
   • 三階互調(diào)失真（IMD3，-7dBFS 雙音輸入）：-62dBc；
   • 附加相位噪聲（10kHz 偏移）：-138dBc/Hz。

（二）靈活的數(shù)字信號處理能力

1. 集成數(shù)字上變頻器（DUC） 內(nèi)置 4 個獨立 DUC，支持 1×、2×、3×、4×…256× 插值，可實現(xiàn)：
   • 復基帶信號 I/Q 輸出，適配正交調(diào)制場景；
   • 復信號轉實信號上變頻，支持雙通道直接射頻采樣；
   • 每通道配備 64 位頻率分辨率 NCO（數(shù)控振蕩器），頻率精度達 Hz 級，支持相位相干跳頻。
2. 快速重配置與跳頻提供 4 位數(shù)據(jù) + 200MHz 時鐘的快速重配置接口，32 位頻率配置僅需 60ns，支持任意頻率跳頻且保持相位連續(xù)性，滿足雷達、通信系統(tǒng)的動態(tài)頻率切換需求。

（三）高速 JESD204C 接口

• 接口規(guī)格 ：支持最多 16 條 SerDes lanes，單 lane 最高速率 12.8Gbps，兼容 8b/10b 與 64b/66b 編碼；
• 同步特性 ：符合 JESD204C Class C-S、Subclass-1 標準，支持確定性延遲與多器件同步，內(nèi)置 SYSREF 窗口校準功能，自動優(yōu)化 SYSREF 采樣時序；
• 抗干擾設計 ：集成片內(nèi) AC 耦合電容與 100Ω 差分終端，減少外部電路復雜度，提升信號完整性。

三、器件信息與電氣規(guī)格

（一）型號差異與擴展系列

（二）核心電氣參數(shù)（TA=25°C，VDD 標稱值）

（三）熱學特性（256 引腳 FCBGA）

四、功能模塊詳解

（一）DAC 核心與輸出模式

1. 多奈奎斯特輸出模式支持 4 種輸出模式，適配不同頻段與應用場景，核心特性如下表：

   模式	是否通直流	最優(yōu)頻率范圍	峰值輸出功率	備注
   非歸零（NRZ）	是	0~FCLK/2	0dBFS	標準零階保持模式，適用于 1st 奈奎斯特區(qū)
   歸零（RTZ）	是	0~FCLK	-6dBFS	采樣周期后半段歸零，改善 2nd 奈奎斯特區(qū)性能
   射頻（RF）	否	FCLK/2~FCLK	-2.8dBFS	樣本中途反轉，2nd 奈奎斯特區(qū)平坦度最優(yōu)
   雙沿采樣（DES）	是	0~FCLK	0dBFS	CLK 升降沿均輸出樣本，采樣率翻倍，存在占空比鏡像

2. 電流調(diào)整與非線性優(yōu)化

   • 滿量程電流（IFS）通過外部 RBIAS 電阻與 COARSE_CUR/FINE_CUR 寄存器調(diào)節(jié)，支持 2 倍電流使能（CUR_2X_EN），最大可至 41mA；
   • 集成動態(tài)元件匹配（DEM）與數(shù)字抖動（Dither）功能：DEM 通過隨機化電流源切換改善非線性，Dither 添加 8 種數(shù)字碼抵消高次諧波，二者可根據(jù)頻率動態(tài)使能（750MHz 以下 DEM_ADJ=1，以上 DEM_ADJ=0）。

（二）數(shù)字上變頻（DUC）與 NCO

1. DUC 功能每通道 DUC 支持多速率插值與復信號混頻，具體特性：
   • 插值范圍：2×~256×，支持多級濾波（如 2× 用 fir1、4× 用 fir1+fir2），通帶紋波 <0.01dB，阻帶衰減> 90dB；
   • 信號合成：4 個 DUC 輸出可通過通道綁定器（Channel Bonder）縮放（1×、0.5×、0.25×）后求和，避免飽和，支持實信號或復信號輸出。
2. NCO 特性
   • 頻率分辨率：64 位，支持相位連續(xù) / 相干 / 同步三種更新模式，滿足跳頻系統(tǒng)相位一致性需求；
   • 同步觸發(fā)：可通過 JESD204C 數(shù)據(jù) LSB、SYSREF 或 SPI 寄存器觸發(fā) NCO 同步， latency 可通過 Excel 工具計算，確保多器件協(xié)同。

（三）JESD204C 接口與同步

1. 接口配置
   • 編碼支持：8b/10b（兼容 JESD204B）與 64b/66b（強制加擾），后者提升帶寬效率；
   • lane 映射：16 條物理 lane 可通過交叉開關（Crossbar）靈活映射到邏輯 lane，簡化 PCB 布線；
   • 多器件同步：Subclass-1 模式下通過 SYSREF 校準 LMFC（多幀時鐘），彈性緩沖區(qū)（EB）釋放點可通過 RBD 參數(shù)調(diào)節(jié)，確保確定性延遲。
2. 關鍵時序
   • SYSREF 周期需為 CLK 周期的 16 倍以上，且與 LMFC 周期匹配；
   • SerDes lane 速率與 CLK 頻率滿足 F_BIT = R×F_CLK（R 為比例系數(shù)，如 1.25、2.5 等），需通過 REFDIV/MPY/RATE 寄存器配置 PLL，確保 VCO 頻率在 1.5625~3.2GHz 范圍內(nèi)。

（四）電源與功耗管理

• 供電配置 ：需多組獨立電源，包括模擬 1.8V（VDDA18A/B）、負模擬 1.8V（VEEAM18/BM18）、數(shù)字 1.0V（VDDDIG/VDDE/A/B）、時鐘 1.0V（VDDCLK10）等，各組電源需單獨去耦（0.1μF 陶瓷電容 + 1μF 鉭電容）；
• 功耗優(yōu)化 ：支持 14 種功耗模式，例如睡眠模式（MODE [1:0]=11b）功耗僅 165mW，雙通道 10.24GSPS NRZ 模式功耗約 3747mW，單通道可低至 2577mW。