ADC3541、ADC3542和ADC3543 （ADC354x） 系列器件是低噪聲、超低功耗、14 位、10 至 65 MSPS 的高速模數(shù)轉(zhuǎn)換器 （ADC）。這些器件專(zhuān)為低功耗而設(shè)計(jì)，可提供–155 dBFS/Hz的噪聲頻譜密度。ADC354x 提供出色的直流精度和 IF 采樣支持，使這些器件成為各種應(yīng)用的絕佳選擇。高速控制環(huán)路受益于僅一個(gè)時(shí)鐘周期的短延遲。ADC在65 MSPS時(shí)僅消耗79 mW，并且功耗在較低采樣率下可以很好地?cái)U(kuò)展。

ADC354x 使用 SDR、DDR 或串行 CMOS 接口輸出數(shù)據(jù)，提供最低功耗的數(shù)字接口，并具有最大限度地減少數(shù)字互連數(shù)量的靈活性。這些器件是具有不同速度等級(jí)的引腳兼容系列。這些器件支持–40°C至+105?C的擴(kuò)展工業(yè)溫度范圍。
*附件：adc3541.pdf

特性

• 14 位 10/25/65 MSPS ADC
• 本底噪聲：–155 dBFS/Hz
• 超低功耗，優(yōu)化功率縮放：35 mW （10 MSPS） 至 84 mW （65 MSPS）
• 延遲：1 個(gè)時(shí)鐘周期
• INL：±0.6 LSB;DNL：±0.1 LSB
• 參考：外部或內(nèi)部
• 輸入帶寬：900 MHz （3 dB）
• 工業(yè)溫度范圍：–40°C 至 +105°C
• 片上數(shù)字濾波器（可選）
  • 抽取 2、4、8、16、32
  • 32 位 NCO
• SDR/DDR 和串行 CMOS 接口
• 小尺寸：40-WQFN（5 mm × 5 mm）封裝
• 1.8V 單電源
• 光譜性能 （f 在 = 10 MHz）：
  • 信噪比：79.0 dBFS
  • SFDR：87 dBc HD2、HD3
  • SFDR：99 dBFS 最差支線(xiàn)
• 光譜性能 （f 在 = 64 兆赫）：
  • 信噪比：78.0 dBFS
  • SFDR：70 dBc HD2、HD3
  • SFDR：91 dBFS 最差支線(xiàn)

參數(shù)

方框圖

一、產(chǎn)品核心定位

ADC354x 系列（含 ADC3541/3542/3543）是德州儀器（TI）推出的 14 位低噪聲超低功耗高速模數(shù)轉(zhuǎn)換器（ADC）家族 ，采樣率覆蓋 10 MSPS（ADC3541）、25 MSPS（ADC3542）、65 MSPS（ADC3543），專(zhuān)為對(duì)功耗與精度均有高要求的場(chǎng)景設(shè)計(jì)，如高速數(shù)據(jù)采集、工業(yè)監(jiān)測(cè)、軟件無(wú)線(xiàn)電（SDR）、雷達(dá)、光譜分析及智能電網(wǎng)等。其核心優(yōu)勢(shì)在于超低功耗（10 MSPS 時(shí) 35 mW，65 MSPS 時(shí) 84 mW）、高動(dòng)態(tài)性能（噪聲譜密度 - 155 dBFS/Hz）與超小封裝（5mm×5mm 40 引腳 WQFN），支持 - 40°C 至 + 105°C 工業(yè)寬溫范圍，適配空間受限且需長(zhǎng)期穩(wěn)定運(yùn)行的工業(yè)與高端電子設(shè)備。

二、關(guān)鍵特性

1. 高精度與高動(dòng)態(tài)性能

• 分辨率與線(xiàn)性度 ：
  • 14 位無(wú)失碼分辨率，微分非線(xiàn)性（DNL）最大 ±0.1 LSB（ADC3543）、±0.2 LSB（ADC3541/3542），積分非線(xiàn)性（INL）最大 ±0.6 LSB，確保信號(hào)轉(zhuǎn)換的線(xiàn)性精度，減少量化誤差。
  • 靜態(tài)誤差低：失調(diào)誤差最大 130 LSB（ADC3541/3542）、55 LSB（ADC3543），失調(diào)漂移低至 0.01 LSB/°C；增益誤差最大 0.7% FSR（外部 1.6V 參考），增益漂移 25-151 ppm/°C，長(zhǎng)期穩(wěn)定性?xún)?yōu)異。
• 動(dòng)態(tài)指標(biāo) ：
  • 信噪比（SNR）：10 MHz 輸入時(shí) 79.0 dBFS（全系列），64 MHz 輸入時(shí) 78.0 dBFS（ADC3543），支持中頻（IF）采樣，適配高頻信號(hào)采集。
  • 無(wú)雜散動(dòng)態(tài)范圍（SFDR）：10 MHz 輸入時(shí) 87 dBc（二次 / 三次諧波）、99 dBFS（最差雜散），64 MHz 輸入時(shí) 70 dBc（二次 / 三次諧波）、91 dBFS（最差雜散），有效抑制信號(hào)失真。
  • 模擬輸入帶寬：-3 dB 帶寬 900 MHz，有用帶寬達(dá) 120 MHz，支持寬頻信號(hào)直接采樣，減少前端信號(hào)調(diào)理電路復(fù)雜度。

2. 靈活的信號(hào)處理與接口

• 數(shù)字下變頻器（DDC） ：
  • 內(nèi)置可編程抽取濾波器，支持 2/4/8/16/32 倍實(shí)抽取或復(fù)抽取，可降低輸出數(shù)據(jù)率（如 65 MSPS 采樣、8 倍復(fù)抽取后輸出 8.125 MSPS），減輕后端處理器負(fù)擔(dān)。
  • 32 位數(shù)控振蕩器（NCO）：支持信號(hào)頻率平移（頻率范圍 - FS/2 至 + FS/2），配合復(fù)抽取可實(shí)現(xiàn)中頻信號(hào)下變頻，簡(jiǎn)化射頻前端設(shè)計(jì)；支持 mixer 相位反轉(zhuǎn)與 6 dB/3 dB 數(shù)字增益補(bǔ)償，抵消混頻衰減。
  • 濾波性能：復(fù)抽取時(shí)通帶帶寬約 80%，阻帶抑制≥85 dB；實(shí)抽取時(shí)通帶帶寬為復(fù)抽取的 1/2，適配不同信號(hào)帶寬需求。
• 數(shù)據(jù)接口 ：
  • 多模式輸出：支持 SDR（單數(shù)據(jù)率）、DDR（雙數(shù)據(jù)率）并行 CMOS 接口，及 2 線(xiàn) / 1 線(xiàn)串行 CMOS 接口，靈活適配不同傳輸需求：
    • 并行接口：SDR 模式下每引腳輸出數(shù)據(jù)率最高 65 MHz，DDR 模式下最高 130 MHz，適合近距離高速傳輸。
    • 串行接口：2 線(xiàn)模式下每通道 8 路序列化（70 MBPS/lane），1 線(xiàn)模式下 16 路序列化（140 MBPS/lane），減少引腳數(shù)量，適配多器件級(jí)聯(lián)。
  • 低延遲：SDR/DDR 模式下僅 1 個(gè)時(shí)鐘周期延遲，串行模式下 1-2 個(gè)時(shí)鐘周期延遲，適配高速控制環(huán)路。

3. 低功耗與可靠性

• 超低功耗設(shè)計(jì) ：
  • 功耗隨采樣率動(dòng)態(tài)縮放：ADC3541（10 MSPS）僅 35 mW，ADC3542（25 MSPS）46 mW，ADC3543（65 MSPS）84 mW，且支持模塊級(jí)掉電（如時(shí)鐘緩沖器、參考放大器），掉電模式下功耗最低 5 mW，適配電池供電設(shè)備。
  • 單電源供電：模擬電源（AVDD）與數(shù)字接口電源（IOVDD）均為 1.8 V，無(wú)需多電壓域設(shè)計(jì)，簡(jiǎn)化供電電路。
• 高抗干擾能力 ：
  • 輸入阻抗 8 kΩ（直流差分），共模抑制比（CMRR）＞100 dB，有效抑制人體或設(shè)備共模噪聲；集成 370 Hz 抗混疊低通濾波器，避免高頻噪聲干擾。
  • 自動(dòng)調(diào)零（Auto-Zero）功能：ADC3541/3542 默認(rèn)開(kāi)啟，ADC3543 可通過(guò) SPI 開(kāi)啟，顯著降低 1/f 閃爍噪聲，提升低頻信號(hào)采集精度。

三、典型應(yīng)用場(chǎng)景

1. 高速數(shù)據(jù)采集系統(tǒng) ：如工業(yè)振動(dòng)監(jiān)測(cè)、超聲成像，利用 65 MSPS 高采樣率與 900 MHz 帶寬，捕捉高頻動(dòng)態(tài)信號(hào)。
2. 軟件無(wú)線(xiàn)電（SDR） ：通過(guò) NCO 與復(fù)抽取功能，實(shí)現(xiàn)中頻信號(hào)直接下變頻，減少射頻前端復(fù)雜度，適配多頻段通信。
3. 工業(yè)監(jiān)測(cè) ：如電力質(zhì)量分析、電機(jī)控制，寬溫工作范圍與低功耗設(shè)計(jì)，適配工業(yè)惡劣環(huán)境與長(zhǎng)期運(yùn)行需求。
4. 光譜分析與雷達(dá) ：高 SFDR 與低噪聲特性，確保微弱信號(hào)（如光譜信號(hào)、雷達(dá)回波）的精準(zhǔn)采集與解析。

四、器件信息與訂購(gòu)參數(shù)

1. 基礎(chǔ)器件信息

2. 訂購(gòu)選項(xiàng)詳情

五、電氣與熱特性

1. 絕對(duì)最大額定值（核心參數(shù)）

2. 推薦工作條件

3. 熱特性（40 引腳 WQFN 封裝）

六、功能模式與關(guān)鍵模塊

1. 核心功能模塊

• 模擬輸入前端 ：
  • 差分輸入設(shè)計(jì)，支持 AC/DC 耦合，輸入共模電壓固定為 0.95 V（需外部提供），DC 耦合信號(hào)需匹配該共模范圍。
  • 采樣 glitch 濾波器：針對(duì)不同輸入頻率推薦專(zhuān)用 RC 濾波器（DC-30 MHz 用 180 nH 電感 + 100 pF 電容，30-70 MHz 用 120 nH 電感 + 82 pF 電容），減少采樣開(kāi)關(guān)動(dòng)作產(chǎn)生的噪聲干擾。
  • 單端輸入支持：通過(guò) SPI（地址 0x11）配置為單端輸入，信號(hào)擺幅從 2.25 Vpp（差分）降至 1.125 Vpp（單端），SNR 降低 3 dB，適配單端信號(hào)源場(chǎng)景。
• 時(shí)鐘輸入 ：
  • 支持差分或單端時(shí)鐘輸入：差分時(shí)鐘（CLKP/CLKM）適配低抖動(dòng)場(chǎng)景（如 IF 采樣），單端時(shí)鐘可降低功耗（較差分節(jié)省約 1 mA），需通過(guò) SPI 或 REFBUF 引腳配置。
  • 時(shí)鐘抖動(dòng)要求：外部時(shí)鐘抖動(dòng)需控制在 100 fs-1 ps（如 20 MHz 輸入時(shí)，1 ps 抖動(dòng)導(dǎo)致 SNR 降至 75.9 dBFS），確保動(dòng)態(tài)性能；ADC3543 支持采樣時(shí)間調(diào)整（寄存器 0x11，D2），采樣率＜40 MSPS 時(shí)可將采樣時(shí)間從 T_S/4 擴(kuò)展至 T_S/2，提升信號(hào)采集穩(wěn)定性。
• 電壓參考 ：
  • 三種參考模式：支持內(nèi)部 1.6 V 參考（由 1.2 V 內(nèi)部參考 + 增益緩沖生成）、外部 1.6 V 參考（直接接入 VREF 引腳）、外部 1.2 V 參考（通過(guò) REFBUF 引腳 + 內(nèi)部緩沖放大至 1.6 V），適配不同精度需求。
  • 參考噪聲抑制：VREF 引腳需并聯(lián) 10 μF+0.1 μF 陶瓷電容（緊貼引腳），REFBUF 引腳（外部 1.2 V 參考時(shí)）同理，降低參考噪聲對(duì)轉(zhuǎn)換精度的影響。

2. 數(shù)字下變頻器（DDC）與數(shù)據(jù)接口

• DDC 工作模式 ：
  • 復(fù)抽取：通過(guò) NCO 將目標(biāo)信號(hào)移至基帶，配合抽取濾波器降低數(shù)據(jù)率，如 65 MSPS 采樣、8 倍復(fù)抽取后，輸出 8.125 MSPS，帶寬 6.5 MHz；混頻時(shí)信號(hào)幅度衰減 6 dB，可通過(guò) SPI 開(kāi)啟 6 dB 數(shù)字增益補(bǔ)償。
  • 實(shí)抽取：bypass NCO，濾波器作低通濾波，適合單頻信號(hào)采集，如 65 MSPS 采樣、4 倍實(shí)抽取后，輸出 16.25 MSPS，帶寬 6.5 MHz；信號(hào)幅度衰減 3 dB，支持 3 dB 數(shù)字增益補(bǔ)償。
• 數(shù)據(jù)接口與輸出格式 ：
  • 并行接口（SDR/DDR）：SDR 模式下 14 位數(shù)據(jù)輸出（D0-D13），DDR 模式下通過(guò) DCLK 上升 / 下降沿傳輸 14 位數(shù)據(jù)，延遲僅 1 個(gè)時(shí)鐘周期。
  • 串行接口（2 線(xiàn) / 1 線(xiàn)）：2 線(xiàn)模式下每通道 8 路序列化（D11/D12 為 lanes），1 線(xiàn)模式下 16 路序列化（D11 為 lane），支持 14-20 位輸出分辨率（20 位用于高抽取場(chǎng)景，減少量化噪聲）。
  • 輸出格式：支持二進(jìn)制補(bǔ)碼（默認(rèn)）或偏移二進(jìn)制，可通過(guò) SPI（寄存器 0x8F）配置，適配不同后端處理器數(shù)據(jù)格式需求。