“本系列將從電壓需求與隔離、電流需求與分配、功率需求與熱管理三個章節(jié)來介紹大功率 PCB 設(shè)計。本章節(jié)會通過設(shè)計一個 100A PCB 的示例進行講解。”

處理大電流是高功率 PCB 設(shè)計的核心挑戰(zhàn)。不當?shù)碾娏鞴芾頃?dǎo)致過熱、壓降過大，甚至使銅皮熔斷。本文將重點介紹如何根據(jù)電流需求設(shè)計導(dǎo)體、過孔，并應(yīng)對電流分配的挑戰(zhàn)。

1. 計算載流量：IPC-2152 標準

設(shè)計的出發(fā)點是確定最大負載電流。如果只知道最大功率，請使用最低工作電壓來計算最大電流，以評估最壞情況。

IPC-2152（印制電路板載流量標準）是計算導(dǎo)體寬度和溫升關(guān)系的權(quán)威指南。使用 Saturn PCB Toolkit，通過輸入走線寬度、銅箔厚度等核心參數(shù)，可以計算出走線允許的最大電流。以下是幾個值得關(guān)注的參數(shù)：

• 走線（導(dǎo)體）寬度：最核心參數(shù)，與最大電流密切相關(guān)

• 銅厚：如1oz (35μm) 或 2oz (70μm)。

• 允許溫升 (Temp Rise)：您允許銅皮比環(huán)境溫度高多少度（例如20°C）。

• 環(huán)境溫度 (Ambient Temp)：PCB的工作環(huán)境溫度。

注意以下幾點：

• 最大導(dǎo)體電流并不會隨著導(dǎo)體寬度的增加而線性增加。

• 需要考慮鄰近銅箔布局及其對大電流路徑的影響。

• 隨著導(dǎo)體寬度增加，它看起來更像一個銅面（或銅皮），而不再像一條走線。

• 由于系統(tǒng)設(shè)計中散熱損耗的多樣性（或可變性），IPC-2152 標準無法準確計算大面積銅箔的熱行為。

• 需要通過仿真來準確預(yù)測大面積銅箔的溫升。

2. 銅厚的選擇

• 常見的銅厚（銅箔厚度）范圍為 0.5 oz/ft2 到 3 oz/ft2。

• 在內(nèi)層使用超過 2 盎司的銅會顯著增加層壓（或壓合）問題的風險。

• 外層可以通過選擇性電鍍達到遠超 2 盎司的銅厚。

• 僅保留在供應(yīng)商資質(zhì)非常好的情況下，或當 2 盎司銅厚因走線寬度限制而無法滿足設(shè)計要求時，才使用超過 2 盎司的銅。

3. 100A PCB 設(shè)計實例

讓我們通過一個實例來演示如何設(shè)計承載 100A 電流的路徑。

以下為設(shè)計的基本原則：

• 考慮所有的電路和設(shè)計約束。

• 確定源端和負載端接的位置。

• 避免將敏感電路放置在大電流區(qū)域附近。

• 盡可能對柵極驅(qū)動等信號進行屏蔽，使其免受高di/dt（高電流變化率）的影響。

• 確定電路板上可用于大電流路徑和大電流元器件的區(qū)域。

• 在層疊設(shè)計中，避免將大電流路徑放置在除其回流路徑或屏蔽層之外的任何其他層的旁邊。

• 如果由于連接（例如電池設(shè)計）的機械結(jié)構(gòu)限制，大電流路徑無法與其回流路徑緊密耦合，則需要有策略來減輕高di/dt期間磁場擴散帶來的影響。

場景：2英寸寬的可用銅皮路徑，環(huán)境溫度22°C，允許溫升20°C。

一旦確定了（布線）可用空間有多大，就要決定所需的銅厚以及層數(shù)。

在本例中，假設(shè)大電流路徑平均分配在所有層上，且沒有相鄰的回流路徑。

注意：

• 內(nèi)層（銅）厚度等于基銅（Base Copper）的厚度。

• 外層（銅）厚度等于基銅重量加上電鍍（Plating）的厚度。

以下為銅厚為分別為外層銅箔為 0.5 oz，1 oz，2 oz 時的額定電流及相關(guān)分析：

• 0.5 盎司 (oz) 銅厚 - 2 英寸 (inch) 寬度，每層額定電流 16.9A。

  • （在此條件下）承載 25A 電流時，導(dǎo)體溫度為158.9°F (70.5°C)

• 1 盎司 (oz) 銅厚 - 2 英寸 (inch) 寬度，每層額定電流 25.3A。

  • （在此條件下）承載 25A 電流時，導(dǎo)體溫度為106.6°F (41.4°C)。

  • 溫升 19.4°C

  • 沒有為 de-rating 或負載分布不均留出余量

• 2 盎司 (oz) 銅厚 - 2 英寸 (inch) 寬度，每層額定電流 37.8A。

  • （在此條件下）承載 25A 電流時，導(dǎo)體溫度為85.6°F (29.8°C)

  • 溫升 7.8°C

  • 66% 的電流 de-rating (25A / 37.8A x 100% = 66%)

  • 通常來說，溫度每升高 10°C，可靠性就會降低 50%

結(jié)論：在空間允許的情況下，使用更厚的銅并進行 de-rating 設(shè)計，是提高可靠性的關(guān)鍵策略。

4. 過孔 (Via) 載流量

電流需要在不同層之間傳輸，這依賴于過孔。當使用多個層時，在源端和負載連接處設(shè)計的均流過孔（或負載分配過孔），應(yīng)至少能承載 100% 的負載。

單個過孔的載流量同樣可以使用 IPC-2152 計算器（如Saturn PCB Toolkit）得出。例如，一個 15mil 鉆孔、2.1mil 鍍層厚度的過孔，在 20°C 溫升下約承載 3.9A。

假設(shè) 100A 負載，理論上需要 100A / 3.9A = 26 個過孔。

為了提高可靠性，永遠不要只使用理論最小值。為了提高可靠性并應(yīng)對不均勻的電流分布，至少使用 50% 的 de-rating，26 個過孔 / 0.5 = 52 個過孔。

過孔的成本很低，因此在空間合理允許的前提下，應(yīng)盡可能多地使用過孔。

在所有源端和負載連接處均勻地分布過孔。如果空間允許，可以多放些過孔，下圖中放了 64 個過孔，de-rating 超過了 50%，提供了更高的可靠性。

需要使用負載分配過孔（或：均流過孔）將電流傳輸至貼片 FET。在貼片 FET 周圍均勻地分布過孔。采用100% 負載（計算）和50% 的 de-rating。為了提高可靠性，最少需要 52 個過孔。

如果頂層和底層都安裝了大電流 FET 陣列時，確保所有的大功率節(jié)點都連接在一起。在本例中，共源極節(jié)點(common-source node) 也需要設(shè)置負載分配過孔。如果不同過孔陣列之間的距離超過 3 英寸，應(yīng)考慮增加額外的過孔陣列，以平衡各層之間可能出現(xiàn)的電流分布不均。過孔陣列有助于最小化各層之間的阻抗差異，且有助于分散局部積聚的熱量。

5. 電流分配的挑戰(zhàn)

在實際布局中，電流并不會“智能地”平均分配。電流會優(yōu)先選擇阻抗最低的路徑，這會導(dǎo)致嚴重的“熱點”問題。我們來挑戰(zhàn)一把。

設(shè)計要求：

• 電源 為 28V 直流。

• 持續(xù)最大負載 為 5,600W。

設(shè)計練習(xí)：

• 確定電路大功率路徑的最大負載條件。

• 5600W / 28VDC = 200A（安培）最大負載。

• 評估最大負載在整個設(shè)計中將如何分布。

• 優(yōu)化布局 ，以避免產(chǎn)生熱點 (hotspots) 或使元器件功率過載 。

挑戰(zhàn)1：布局不平衡

負載A-D 承受5,600W 功率。電源A-D 提供28VDC 電壓。在最大負載下，大功率路徑將承載200A 電流。負載如何在元器件之間分配？負載如何在電源和負載路徑上分配？是否存在高電流密度的區(qū)域？

• 如果源和負載連接點位于電路板的內(nèi)側(cè)（如Source B, C和Load B, C），電流會集中涌向這些低阻抗路徑。

• 而外側(cè)路徑（Source A, D和Load A, D）承載的電流遠小于50A。

• 同時，電流在拐角處會產(chǎn)生“擁塞”，形成高電流密度區(qū)域，導(dǎo)致局部過熱。

更好的解決方案如下：

• 通過平衡電源到負載路徑的阻抗，來優(yōu)化電流分布。

• 負載均勻分配到各個元器件上。

• 負載均勻分配到電源和負載的各個連接點上。

• 當電流不必繞過拐角時，高電流密度的區(qū)域即被消除。

挑戰(zhàn)2：單點負載

負載A(LoadA) 承受5,600W 功率。電源A(SourceA) 提供28VDC 電壓。在最大負載下，大功率路徑將承載200A 電流。負載如何在元器件之間分配？負載如何在電源和負載路徑（或：源荷路徑）上分配？是否存在高電流密度的區(qū)域？

如果 200A 全部由 Source A 供電，并由 Load A 消耗，分析下電流的情況：

• 負載在元器件之間的分配不均衡。

• 由于 FET A 和 FET B 距離路徑最近，它們將承載絕大部分電流（例如~80A和~60A），而 FET D 可能只承載 ~20A。

• 這種極不均勻的分配會導(dǎo)致 FET A 和 B 迅速過熱失效。

• 在電流拐彎的區(qū)域存在高電流密度

挑戰(zhàn)3：對角線負載

負載A(LoadA) 承受5,600W 功率。電源 D (SourceD) 提供28VDC 電壓。在最大負載下，大功率路徑將承載200A 電流。負載如何在元器件之間分配？負載如何在電源和負載路徑（或：源荷路徑）上分配？是否存在高電流密度的區(qū)域？

如果 200A 由Source D供電，由 Load A 消耗，分析下電流的情況：

• 電流會相對均勻地流過所有FET（~50A），因為它們與主路徑的阻抗大致相同。

• FET A 和 FET B 上產(chǎn)生顯著的熱量。

• 但是，電流在Source D和Load A的入口/出口處仍會形成高電流密度的拐角，引發(fā)熱點。

優(yōu)化策略：通過對稱布局，平衡從每個源到每個負載的路徑阻抗，可以實現(xiàn)最均勻的電流分配（每個路徑~50A），并消除高密度的拐角。

然而，即使布局優(yōu)化了，也必須進行進一步的熱分析（如熱仿真）來驗證FET的結(jié)溫和PCB的溫升是否在安全范圍內(nèi)。