傾佳電子碳化硅MOSFET驅(qū)動電壓解析：-5V的必要性及-5V/+18V作為技術(shù)能力檢驗標準的深層原因

傾佳電子（Changer Tech）是一家專注于功率半導體和新能源汽車連接器的分銷商。主要服務于中國工業(yè)電源、電力電子設備和新能源汽車產(chǎn)業(yè)鏈。傾佳電子聚焦于新能源、交通電動化和數(shù)字化轉(zhuǎn)型三大方向，并提供包括IGBT、SiC MOSFET、GaN等功率半導體器件以及新能源汽車連接器。

傾佳電子楊茜致力于推動國產(chǎn)SiC碳化硅模塊在電力電子應用中全面取代進口IGBT模塊，助力電力電子行業(yè)自主可控和產(chǎn)業(yè)升級！

傾佳電子楊茜咬住SiC碳化硅MOSFET功率器件三個必然，勇立功率半導體器件變革潮頭：

傾佳電子楊茜咬住SiC碳化硅MOSFET模塊全面取代IGBT模塊和IPM模塊的必然趨勢！

傾佳電子楊茜咬住SiC碳化硅MOSFET單管全面取代IGBT單管和大于650V的高壓硅MOSFET的必然趨勢！

傾佳電子楊茜咬住650V SiC碳化硅MOSFET單管全面取代SJ超結(jié)MOSFET和高壓GaN 器件的必然趨勢！

執(zhí)行摘要

傾佳電子深入分析了碳化硅（SiC）MOSFET應用中采用-5V關(guān)斷驅(qū)動電壓的工程意義，并闡釋了為何-5V/+18V的驅(qū)動電壓組合已成為檢驗，特別是國產(chǎn)SiC MOSFET制造商，技術(shù)能力與制造工藝成熟度的行業(yè)主流標準。

分析表明，-5V關(guān)斷電壓并非可選項，而是保障系統(tǒng)魯棒性的工程必要措施。其核心意義在于：

對抗低閾值電壓（$V_{GS(th)}$）：SiC MOSFET普遍具有較低的$V_{GS(th)}$（部分器件在惡劣情況下低至1V），0V關(guān)斷的噪聲裕量極低 。

抑制米勒（Miller）寄生開通：在硬開關(guān)拓撲（如半橋）中，極高的$dv/dt$速率會通過米勒電容（$C_{gd}$）在關(guān)斷器件的柵極上感應出正向電壓尖峰，-5V驅(qū)動能提供足夠的安全裕量以防止這種“串擾”導致的寄生開通 。

抑制$di/dt$引起的寄生開通：高$di/dt$與共源電感（$L_s$）相互作用產(chǎn)生的感應電壓同樣會干擾柵源電壓，-5V的低阻抗驅(qū)動路徑能有效鉗位此噪聲 。

與此同時，+18V的開通電壓是實現(xiàn)器件最佳性能（即最低導通電阻$R_{DS(on)}$）所必需的。SiC MOSFET的跨導（$g_m$）相對較低，需要比傳統(tǒng)硅基IGBT（+15V）更高的柵壓來充分形成溝道 1。采用+18V而非+15V，能顯著降低導通損耗，避免因高$R_{DS(on)}$導致的額外熱應力 。

本報告的核心論點在于，-5V/+18V這一組合之所以成為“技術(shù)能力基準”，是因為它不單純是性能和魯棒性的優(yōu)化點，更是對SiC MOSFET最核心、最脆弱的部件——柵極氧化層（Gate Oxide）——的“雙重壓力測試”。

+18V的挑戰(zhàn)：在高溫下施加高正柵壓（+18V）會引發(fā)正偏壓溫度不穩(wěn)定性（PBTI），導致電子陷獲，使$V_{th}$隨時間正向漂移（增大），進而惡化$R_{DS(on)}$ 。

-5V的挑戰(zhàn)：在高溫下施加負柵壓（-5V）會引發(fā)負偏壓溫度不穩(wěn)定性（NBTI），導致空穴陷獲，使$V_{th}$隨時間負向漂移（減?。?5。

NBTI的危害尤為陰險，它會逐漸侵蝕掉-5V驅(qū)動所提供的安全裕量，使器件在壽命后期（$V_{th}$降低后）更容易發(fā)生寄生開通。研究指出，-5V的負壓恰恰會加速NBTI效應 。

因此，一個制造商敢于推薦-5V/+18V的驅(qū)動范圍（如所附資料中的國產(chǎn)廠商BASiC Semiconductor在其產(chǎn)品B3M010C075Z、B3M013C120Z和B3M020140ZL的數(shù)據(jù)表中明確推薦$V_{GSop}$為-5/18 V），實質(zhì)上是在聲明其擁有高度成熟的制造工藝。這表明該制造商有能力精確控制SiC/SiO2界面的缺陷密度，使其柵極氧化層能夠*同時*承受PBTI和NBTI的雙重長期壓力，而$V_{th}$漂移仍保持在可控范圍內(nèi)。這種柵氧可靠性，是區(qū)分“實驗室級”器件與“工業(yè)/車規(guī)級”器件的根本標志，也是檢驗國產(chǎn)SiC廠商技術(shù)能力的核心標準 。

第1部分：-5V驅(qū)動電壓的意義：保障系統(tǒng)魯棒性的工程必要性

在SiC MOSFET的應用中，尤其是在高頻、高壓的硬開關(guān)拓撲（如半橋、全橋）中，采用-5V的負電壓（$V_{GS(off)}$）進行關(guān)斷，是確保系統(tǒng)在高壓和高動態(tài)應力下可靠運行的關(guān)鍵設計決策。

1.1 0V關(guān)斷的固有風險：低閾值電壓（$V_{GS(th)}$）的挑戰(zhàn)

SiC MOSFET與傳統(tǒng)的硅（Si）器件在物理特性上存在顯著差異。其中最突出的一點是其柵極閾值電壓$V_{GS(th)}$相對較低。在某些情況下，SiC MOSFET的$V_{GS(th)}$在最壞工況下（例如高溫）可能低至1V或2V 。

如果采用傳統(tǒng)Si MOSFET的0V關(guān)斷策略，柵極驅(qū)動器僅將$V_{GS}$拉至0V。這意味著系統(tǒng)抵抗柵極噪聲的“噪聲裕量”（Noise Margin）僅為$V_{GS(th)}$本身（即1V至2V）。在功率變換器這種充滿電磁噪聲的環(huán)境中，如此低的噪聲裕量是極其危險的。

1.2 威脅一：高$dv/dt$與“米勒”寄生開通（Crosstalk）

在半橋拓撲中，當下管（LS）MOSFET快速開通時，其漏源電壓$V_{DS}$迅速下降；與此同時，處于關(guān)斷狀態(tài)的上管（HS）MOSFET的$V_{DS}$會經(jīng)歷一個極高壓擺率（$dv/dt$）的上升（$dv/dt$可高達100 V/ns或更高）。

這一劇烈的$dv/dt$變化會通過HS器件的米勒電容（$C_{gd}$，即數(shù)據(jù)表中的$C_{rss}$）感應出一個瞬態(tài)電流（米勒電流 $I_{miller} = C_{gd} times dv/dt$）2。該電流從漏極流向柵極，然后通過外部柵極關(guān)斷電阻（$R_{G(off)}$）流向地。這在$R_{G(off)}$上產(chǎn)生了一個瞬時的正向電壓尖峰：

$$V_{spike} = I_{miller} times R_{G(off)}$$

如果這個$V_{spike}$的峰值超過了該器件的$V_{GS(th)}$，這個本應處于“關(guān)斷”狀態(tài)的HS器件將會被錯誤地“寄生開通”（Parasitic Turn-on）。這種現(xiàn)象被稱為“串擾”（Crosstalk）。上管和下管同時導通（哪怕是瞬時的）將導致橋臂直通（Shoot-through），這是功率系統(tǒng)中的災難性故障。

-5V解決方案：

采用-5V的負壓關(guān)斷，極大地提升了噪聲裕量。例如，若$V_{GS(th)} = 2.5V$，0V關(guān)斷的裕量僅為2.5V。而采用-5V關(guān)斷， $V_{spike}$必須克服從-5V到+2.5V的全部電壓，即裕量提升至7.5V。這為抵抗米勒效應提供了堅實的安全保障 。

1.3 威脅二：高$di/dt$與共源電感（$L_s$）的干擾

另一個寄生開通機制源于極高的電流變化率（$di/dt$）和封裝的寄生電感。在開關(guān)過程中，主電流路徑上的$di/dt$非常高。如果柵極驅(qū)動回路與主功率回路共享了一段寄生電感（即“共源電感”$L_s$），問題就會出現(xiàn) 。

當器件關(guān)斷時，漏極電流$I_D$急劇下降（$di/dt$為負）。根據(jù)電感方程$V = -L times di/dt$，這個快速變化的電流會在$L_s$上感應出一個電壓。這個電壓會疊加到柵源電壓$V_{GS}$上，形成負反饋，阻礙器件關(guān)斷 。

更危險的是，在橋式拓撲中，一個器件開通時（高$di/dt$）在環(huán)路雜散電感上引起的電壓振蕩，同樣會耦合到另一個處于關(guān)斷狀態(tài)的器件的柵極上。

-5V解決方案：

一個采用-5V驅(qū)動的柵極驅(qū)動器，通常被設計為具有極低的輸出阻抗（Sink Impedance）。它能以“強力鉗位”的方式將柵極“釘死”在-5V電位。這使得$di/dt$感應的噪聲電壓更難在柵極上形成足夠的尖峰，從而有效地抑制了由$di/dt$引起的柵極振蕩和寄生開通。

1.4 確保柵極完全放電及優(yōu)化體二極管性能

從器件物理角度來看，SiC MOSFET的柵極電荷（$Q_G$）在$V_{GS} = 0V$時并未完全釋放 。需要施加負壓才能將溝道中的載流子完全耗盡，確保器件真正、快速地關(guān)斷。

此外，在實際應用中，MOSFET的體二極管（Body Diode）經(jīng)常在死區(qū)時間（Dead Time）內(nèi)續(xù)流。數(shù)據(jù)表顯示，體二極管的關(guān)鍵特性，如正向壓降（$V_{SD}$）、反向恢復電荷（$Q_{rr}$）和反向恢復時間（$t_{rr}$），其標準測試條件都是在$V_{GS} = -5V$下進行的。

例如，在所附的BASIC Semiconductor數(shù)據(jù)表中：

B3M010C075Z的體二極管特性（$V_{SD}$, $t_{rr}$, $Q_{rr}$）均在$V_{GS}=-5V$條件下測試 。

B3M013C120Z的體二極管特性同樣在$V_{GS}=-5V$條件下測試 。

B3M020140ZL的體二極管特性亦在$V_{GS}=-5V$條件下測試 6

施加-5V負壓有助于改善體二極管的反向恢復性能，并使器件在第三象限的工作特性更加穩(wěn)定。

第2部分：+18V驅(qū)動電壓的依據(jù)：最大化器件性能與效率

如果說-5V關(guān)斷是為了“安全”和“魯棒”，那么+18V開通（$V_{GS(on)}$）則是為了追求“性能”和“效率”。

2.1 克服SiC MOSFET的低跨導（$g_m$）特性

跨導（$g_m$）衡量了柵極電壓$V_{GS}$對漏極電流$I_D$的控制能力。與Si MOSFET相比，SiC MOSFET（尤其是早期和平面柵工藝）的跨導相對較低 。

低跨導意味著需要施加更高的柵極驅(qū)動電壓，才能使溝道充分“開通”（enhance），即達到器件設計所能提供的最低導通電阻（$R_{DS(on)}$）。

2.2 低柵壓驅(qū)動的性能懲罰

使用傳統(tǒng)的+15V（甚至+12V）來驅(qū)動SiC MOSFET，會導致器件處于“未充分開通”狀態(tài)，其$R_{DS(on)}$將遠高于其標稱值。

一份來自onsemi的分析（TND6237）提供了極具說服力的數(shù)據(jù)：對于某SiC MOSFET，在$I_D = 20A$時 ：

當 $V_{GS} = 20V$ 時，$R_{DS(on)} = 188~mOmega$。

當 $V_{GS} = 12V$ 時，$R_{DS(on)} = 438~mOmega$。

數(shù)據(jù)顯示，采用+12V驅(qū)動時的導通電阻是+20V驅(qū)動時的2.3倍。這意味著在相同電流下，導通損耗（$P_{loss} = I_D^2 times R_{DS(on)}$）也將高出一倍以上。這種低效運行不僅浪費能量，更會導致器件嚴重發(fā)熱，帶來“熱應力甚至可能的失效” 。

2.3 +18V：行業(yè)公認的性能基準點

雖然+15V是傳統(tǒng)Si-IGBT的驅(qū)動標準 ，但它顯然不適用于追求極致性能的SiC MOSFET。行業(yè)逐漸收斂于+18V至+20V的范圍，將其作為SiC MOSFET的推薦開通電壓 。

+18V成為了一個平衡點：它既能確保器件進入深度飽和區(qū)，獲得接近最小值的$R_{DS(on)}$，又與柵極氧化層的極限電壓（通常為+22V或+25V）保持了一定的安全裕量。

所附的國產(chǎn)廠商數(shù)據(jù)表（6）也印證了這一行業(yè)標準。它們都在$V_{GS}=18V$的條件下測量并標定了其產(chǎn)品的典型$R_{DS(on)}$值：

B3M010C075Z：$R_{DS(on).typ} = 10~mOmega @ V_{GS}=18V$ 。

B3M013C120Z：$R_{DS(on).typ} = 13.5~mOmega @ V_{GS}=18V$ 。

B3M020140ZL：$R_{DS(on).typ} = 20~mOmega @ V_{GS}=18V$ 。

深圳市傾佳電子有限公司（簡稱“傾佳電子”）是聚焦新能源與電力電子變革的核心推動者：
傾佳電子成立于2018年，總部位于深圳福田區(qū)，定位于功率半導體與新能源汽車連接器的專業(yè)分銷商，業(yè)務聚焦三大方向：
新能源：覆蓋光伏、儲能、充電基礎(chǔ)設施；
交通電動化：服務新能源汽車三電系統(tǒng)（電控、電池、電機）及高壓平臺升級；
數(shù)字化轉(zhuǎn)型：支持AI算力電源、數(shù)據(jù)中心等新型電力電子應用。
公司以“推動國產(chǎn)SiC替代進口、加速能源低碳轉(zhuǎn)型”為使命，響應國家“雙碳”政策（碳達峰、碳中和），致力于降低電力電子系統(tǒng)能耗。
需求SiC碳化硅MOSFET單管及功率模塊，配套驅(qū)動板及驅(qū)動IC，請?zhí)砑觾A佳電子楊茜微芯（壹叁貳 陸陸陸陸 叁叁壹叁）

第3部分：-5V/+18V：檢驗制造商技術(shù)能力的“雙重壓力”基準

為何-5V/+18V這一特定組合，會成為檢驗（尤其是國產(chǎn)）廠商技術(shù)能力的“主流標準”？

答案在于，這個電壓范圍不僅僅是應用上的“最優(yōu)解”，它同時構(gòu)成了對SiC MOSFET制造工藝中最核心、最困難環(huán)節(jié)的**“雙重壓力測試”——這個環(huán)節(jié)就是柵極氧化層（Gate Oxide）的長期可靠性**。

3.1 SiC MOSFET的核心挑戰(zhàn)：柵極氧化層與BTI

SiC MOSFET的“阿喀琉斯之踵”（Achilles' heel）不在于SiC材料本身，而在于SiC與二氧化硅（SiO2）絕緣層之間的界面 5。相比成熟的Si/SiO2界面，SiC/SiO2界面在氧化過程中更容易產(chǎn)生缺陷、界面陷阱和固定電荷 。

這些缺陷是導致SiC MOSFET長期可靠性問題的根源，即偏壓溫度不穩(wěn)定性（Bias Temperature Instability, BTI）。BTI效應是指器件在柵極長時間施加電壓（偏壓）和高溫下，其閾值電壓$V_{th}$會發(fā)生“漂移”（Drift）。

BTI的嚴重程度，以及$V_{th}$漂移的可控性，是直接衡量制造商制造工藝（如氧化、氮化、退火工藝）成熟度的指標。

3.2 壓力測試 #1：+18V與正偏壓溫度不穩(wěn)定性（PBTI）

機理：當柵極長時間承受高溫、高正偏壓（如+18V）時，溝道中的電子會被能量“泵入”并“陷落”在SiC/SiO2界面或氧化層內(nèi)部的缺陷中 。

后果：這些被陷落的負電荷（電子）會屏蔽柵極的正電場。為了在柵極下感應出同樣的溝道，就需要施加更高的柵壓。其宏觀表現(xiàn)為**$V_{th}$隨時間正向漂移（增大）** 。

危害：在實際應用中，驅(qū)動器仍然只提供+18V。但如果器件的$V_{th}$從2.5V漂移到了4.5V，其有效過驅(qū)動電壓（$V_{GS} - V_{th}$）就減小了。如第2部分所述，更低的過驅(qū)動電壓意味著**更高的$R_{DS(on)}$** 。這導致器件在壽命后期效率下降、發(fā)熱增加，進一步加速BTI漂移，形成惡性循環(huán)，甚至可能導致熱失控 。

基準檢驗：制造商推薦+18V驅(qū)動，等同于承諾其柵氧工藝足夠“純凈”，能夠承受PBTI的長期壓力，確保$R_{DS(on)}$在全壽命周期內(nèi)的穩(wěn)定性。

3.3 壓力測試 #2：-5V與負偏壓溫度不穩(wěn)定性（NBTI）

機理：當柵極長時間承受高溫、負偏壓（如-5V）時（例如器件處于關(guān)斷狀態(tài)時），界面附近會發(fā)生空穴陷獲，或產(chǎn)生新的界面態(tài) 。

后果：這些陷落的正電荷（空穴）或界面態(tài)使得柵極更容易“吸引”電子形成反型層（溝道）。其宏觀表現(xiàn)為**$V_{th}$隨時間負向漂移（減?。?*。

危害（核心洞察）：NBTI帶來的$V_{th}$負漂比PBTI更危險。它會直接侵蝕掉系統(tǒng)設計師依賴-5V所建立的安全裕量。

設想一個場景：一個新器件$V_{th}=2.5V$，采用-5V關(guān)斷，擁有7.5V的噪聲裕量。經(jīng)過長期NBTI（由-5V本身加速）后 ，其$V_{th}$漂移至1.0V。此時，其噪聲裕量已降至 $1.0V - (-5V) = 6.0V$。 $V_{th}$越低，器件越接近“常開型”（D-mode），其抵抗米勒寄生開通的能力被大幅削弱，系統(tǒng)在壽命后期將面臨極高的橋臂直通風險。

研究表明，-3V的負壓足以實現(xiàn)電子的“去陷獲”，而-5V則會顯著增加NBTI效應，尤其是在高溫下 。

3.4 綜合論證：-5V/+18V，成熟工藝的“試金石”

-5V/+18V的組合之所以成為檢驗技術(shù)能力的標準，原因在于它是一個“雙重夾擊”的壓力測試：

它要求柵氧工藝必須同時抵抗兩種相反的失效機理：既要抵抗+18V帶來的PBTI（$V_{th}$正漂），又要抵抗-5V帶來的NBTI（$V_{th}$負漂）。

它暴露了工藝控制的難度：在制造中，優(yōu)化PBTI的工藝手段（如特定的氮化處理）有時可能會惡化NBTI，反之亦然。有能力將兩種漂移都控制在極小范圍（例如車規(guī)級要求的$Delta V_{th} < pm 1V$）內(nèi)的制造商，才真正掌握了SiC柵氧的核心技術(shù)。

因此，當一個國產(chǎn)SiC制造商（如BASIC Semiconductor）在其數(shù)據(jù)手冊中（6），不僅推薦$V_{GSop}$為-5/18 V，并且在表征關(guān)鍵參數(shù)（如$Q_G$, $E_{on}$, $E_{off}$）時 ，也明確使用-5V/+18V的測試條件時，這傳遞了一個強烈的市場信號：

該制造商自信其SiC/SiO2界面工藝已經(jīng)成熟，其柵極氧化層的可靠性足以承受來自應用端（-5V的魯棒性需求）和性能端（+18V的效率需求）的雙重長期壓力。這標志著其產(chǎn)品具備了與國際頭部廠商（如Wolfspeed, Infineon, Rohm等）在同一可靠性基準上競爭的能力 。

第4部分：表格分析與數(shù)據(jù)佐證

為了直觀地總結(jié)上述分析，以下表格基于所提供的研究資料，對-5V/+18V標準進行了數(shù)據(jù)確認和技術(shù)權(quán)衡。

表1：國產(chǎn)廠商數(shù)據(jù)表對-5V/+18V基準的采用佐證

該表證實了用戶查詢的前提，即-5V/+18V已成為國產(chǎn)廠商在產(chǎn)品表征和推薦中采用的標準。

表2：SiC MOSFET柵極驅(qū)動電壓的技術(shù)權(quán)衡分析

該表總結(jié)了不同驅(qū)動電壓選擇在性能、魯棒性和可靠性三個維度上的利弊，清晰地揭示了-5V/+18V為何是“最優(yōu)”且“最嚴苛”的組合。

表格分析結(jié)論：

表2清晰地顯示，行業(yè)推薦的-5V/+18V標準，是一個主動選擇的組合。它在“性能”維度（+18V）和“魯棒性”維度（-5V）上均選擇了“優(yōu)秀”方案，但其代價是同時承擔了兩個維度上“高”的長期可靠性風險（NBTI 和 PBTI）。

第5部分：結(jié)論與戰(zhàn)略意義

5.1 綜合結(jié)論

本報告的分析得出結(jié)論，-5V/+18V驅(qū)動標準在SiC MOSFET領(lǐng)域具有雙重且緊密關(guān)聯(lián)的意義：

應用層面的最優(yōu)解：-5V是應對高$dv/dt$、高$di/dt$和低$V_{th}$帶來的寄生開通風險所必需的**魯棒性保障** [；+18V是克服低$g_m$、實現(xiàn)最低$R_{DS(on)}$所必需的性能保障。

制造層面的試金石：這一組合構(gòu)成了對SiC/SiO2柵氧界面最嚴苛的可靠性壓力測試。它同時激發(fā)了PBTI（來自+18V）和NBTI（來自-5V）兩種主要的$V_{th}$漂移機制 。

因此，一個SiC MOSFET制造商（無論是國際巨頭還是國產(chǎn)廠商）能否在數(shù)據(jù)表上自信地推薦-5V/+18V作為標準工作條件，并提供在這些條件下表征的參數(shù)（如6所示），這已成為行業(yè)內(nèi)用以評判其柵極氧化層工藝成熟度和長期可靠性控制能力的核心基準。

5.2 對國產(chǎn)SiC廠商的戰(zhàn)略意義

隨著新能源汽車、光伏儲能、工業(yè)電源等市場對SiC器件的需求爆發(fā)，國產(chǎn)SiC廠商面臨著巨大的機遇和挑戰(zhàn)。采用-5V/+18V這一國際主流標準，對它們而言具有高度的戰(zhàn)略意義：

對標國際，聲明能力：這表明國產(chǎn)廠商不再局限于“參數(shù)達標”，而是開始在“長期可靠性”這一核心戰(zhàn)場上與國際廠商正面競爭。這是其產(chǎn)品從“可用”走向“可靠”和“高端”的必經(jīng)之路。

獲取信任，進入高端市場：尤其是在汽車和高可靠性工業(yè)領(lǐng)域，客戶對器件的長期可靠性（如$V_{th}$穩(wěn)定性）的關(guān)注度甚至高于極限參數(shù)。能夠提供符合此基準并輔以詳盡BTI測試數(shù)據(jù)的廠商，將更快獲得下游頭部客戶的信任。

5.3 對應用工程師的評估建議

對于負責評估和選用SiC MOSFET的系統(tǒng)設計師和元器件工程師，本報告提出以下建議：

“信任，但要核實”：數(shù)據(jù)表（如6）是制造商的“聲明”或“承諾”。在評估任何廠商（尤其是新晉廠商）的SiC MOSFET時，不能僅滿足于其推薦了-5V/+18V的驅(qū)動。

索取BTI數(shù)據(jù)：評估的“金標準”是向制造商索取詳盡的長期可靠性數(shù)據(jù)。

關(guān)鍵評估點：要求制造商提供在最大結(jié)溫下（例如$T_j = 175^{circ}C$）、1000小時以上的BTI壓力測試報告，該報告必須同時包含：

PBTI測試：在$V_{GS} = +18V$ (或 $V_{GSmax}$) 壓力下的$V_{th}$漂移曲線。

NBTI測試：在$V_{GS} = -5V$ (或 $V_{GSmin}$) 壓力下的$V_{th}$漂移曲線。

一個工藝成熟的制造商將能夠提供這些數(shù)據(jù)，并證明其$V_{th}$漂移（無論是正漂還是負漂）均被嚴格控制在極小的范圍內(nèi)。這些數(shù)據(jù)，才是檢驗一個SiC MOSFET廠商“技術(shù)能力”的真正主流標準。

審核編輯 黃宇