該ADS5296A是一款低功耗、12位、8通道模數(shù)轉(zhuǎn)換器（ADC），采樣率高達(dá)80 MSPS。但是，該器件也可以配置為通過交錯來自兩個ADC通道的數(shù)據(jù)，以2倍采樣率運(yùn)行的4通道ADC。在交錯模式下，器件接受雙頻輸入時鐘。一對中的每個ADC在2x輸入時鐘的交替上升沿轉(zhuǎn)換一個公共模擬輸入信號。該器件可以配置為采樣率高達(dá)200 MSPS的10位4通道ADC，也可以配置為采樣率高達(dá)160 MSPS的12位4通道ADC。
*附件：ads5296a.pdf

交錯對內(nèi)每個ADC的數(shù)據(jù)通過一個LVDS對以串行格式輸出，最大數(shù)據(jù)速率高達(dá)1 Gbps（100 MSPS時為10位）。禁用交錯后，ADS5296A還可以作為采樣率高達(dá) 100 MSPS 的 8 通道 10 位器件運(yùn)行。

該設(shè)備包含系統(tǒng)中常用的幾種數(shù)字功能。這些功能包括低頻噪聲抑制 （LFNS） 模式、數(shù)字濾波選項以及 LVDS 輸出引腳和模擬輸入通道的可編程映射。

對于低輸入頻率應(yīng)用，LFNS模式能夠抑制低頻噪聲，并將1MHz頻段的信噪比提高約3 dB。數(shù)字濾波選項包括低通、高通和帶通數(shù)字濾波器以及直流失調(diào)去除濾波器。

低功耗和在小封裝中集成了多個通道，這使得該器件對高通道數(shù)數(shù)據(jù)采集系統(tǒng)具有吸引力。該器件采用緊湊的 9 mm × 9 mm QFN-64 封裝。ADS5296A額定工作溫度范圍為–40°C至+85°C。

特性

• 可配置的作模式：
  • 10位、200MSPS、4通道ADC
  • 12位、160MSPS、4通道ADC
  • 10位、100MSPS、8通道ADC
  • 12位、80MSPS、8通道ADC
• 專為低功耗而設(shè)計：
  • 80 MSPS
    （12位、8通道）時每通道65 mW
  • 200 MSPS
    時每通道 150 mW（10 位、4 通道）
• 12 位，80 MSPS：
  • 信噪比：70.3 dBFS
• 10 位，200 MSPS：
  • 信噪比：61.3 dBFS
  • 交錯雜散：90 MHz時>60 dBc
• 串行LVDS單線接口：
  • 10 倍串行化，每線數(shù)據(jù)速率高達(dá) 1000 Mbps
  • 12 倍串行，每線數(shù)據(jù)速率高達(dá) 960 Mbps
• 數(shù)字處理塊：
  • 可編程 FIR 抽取濾波器和過采樣，可最大限度地減少諧波干擾
  • 可編程IIR高通濾波器，可最小化直流失調(diào)
  • 可編程數(shù)字增益：0 dB至12 dB
• 低頻噪聲抑制模式
• ADC輸入通道和LVDS輸出引腳之間的可編程映射
• 通道平均模式
• 各種LVDS測試模式，用于驗證
  FPGA或接收器的數(shù)據(jù)捕獲
• 封裝：9 毫米× 9 毫米 QFN-64

參數(shù)

方框圖

ADS5296A 是一款低功耗、多通道模數(shù)轉(zhuǎn)換器（ADC），支持分辨率與通道數(shù)靈活配置，集成數(shù)字處理功能與 LVDS 串行接口，專為超聲成像、多通道數(shù)據(jù)采集等高速場景設(shè)計。

核心參數(shù)與性能

• 分辨率與工作模式 ：支持 4 種可配置模式 ——10 位 200 MSPS 4 通道、12 位 160 MSPS 4 通道、10 位 100 MSPS 8 通道、12 位 80 MSPS 8 通道，通過通道交織模式提升采樣率。
• 動態(tài)性能 ：12 位模式下 SNR 達(dá) 70.3 dBFS（80 MSPS），10 位模式下 SNR 達(dá) 61.3 dBFS（200 MSPS）；SFDR 最高 86.6 dBc，THD 低至 - 85.4 dBc，90 MHz 輸入時交織雜散 > 60 dBc。
• 輸入特性 ：差分輸入范圍 2 VPP，模擬輸入帶寬 500 MHz，共模電壓 0.95 V，支持單端（CMOS）或差分（LVPECL/LVDS）時鐘輸入。
• 功耗與工作條件 ：模擬電源（AVDD）與數(shù)字電源（LVDD）均為 1.7 V-1.9 V（典型 1.8 V）；每通道功耗 65 mW（12 位 80 MSPS）至 150 mW（10 位 200 MSPS），工作溫度 - 40°C 至 + 85°C。

封裝與引腳

• 采用 9 mm×9 mm 64 引腳 QFN（RGC）封裝，含裸露熱焊盤（電氣連接數(shù)字地，需焊接至 PCB 接地平面以優(yōu)化散熱）。
• 關(guān)鍵引腳包括 8 組差分模擬輸入（IN1_p/IN1_n 至 IN8_p/IN8_n）、差分時鐘輸入（CLKP/CLKN）、LVDS 數(shù)據(jù)輸出（OUT1_p/OUT1_n 至 OUT8_p/OUT8_n）、串行配置接口（SCLK/SDATA/CS）及同步控制（SYNC）引腳。

核心功能與特性

• 數(shù)字處理模塊 ：集成可編程 FIR 濾波器（低通 / 高通 / 帶通），支持 2/4/8 倍抽??；0 dB-12 dB 數(shù)字增益調(diào)節(jié)；通道平均功能（2/4 通道數(shù)據(jù)合并）；低頻率噪聲抑制（LFNS）模式，優(yōu)化直流至 1 MHz 頻段噪聲性能。
• 接口特性 ：LVDS 單線串行接口，支持 10x（最高 1000 Mbps）、12x（最高 960 Mbps）、14x 序列化，提供幀時鐘（ADCLK）與位時鐘（LCLK）；可編程數(shù)據(jù) / 時鐘延遲與相位，支持偏移二進(jìn)制或二進(jìn)制補(bǔ)碼輸出格式。
• 靈活配置 ：支持輸入通道與 LVDS 輸出引腳可編程映射；內(nèi)置 PRBS、斜坡等測試模式；支持內(nèi)部 / 外部參考模式（外部參考需接入 REFT/REFB 引腳）。
• 同步功能 ：通過 SYNC 引腳實現(xiàn)多器件間濾波器與交織采樣同步，確保多通道數(shù)據(jù)一致性。

典型應(yīng)用場景

• 超聲成像設(shè)備、通信系統(tǒng)、多通道數(shù)據(jù)采集系統(tǒng)、工業(yè)控制與測試測量儀器。

設(shè)計要點

• 電源與去耦 ：AVDD 和 LVDD 需就近配置 0.1 μF 去耦電容，電源斜坡速率不超過 1 V/ns，避免器件損壞。
• 輸入與時鐘設(shè)計 ：模擬輸入建議串聯(lián) 10 Ω-20 Ω 電阻抑制寄生振蕩，差分時鐘需 AC 耦合至 0.95 V 共模電壓；高頻率輸入（>30 MHz）推薦使用低抖動差分時鐘以保證 SNR 性能。
• 布局規(guī)范 ：采用單一接地平面，分離模擬區(qū)、數(shù)字區(qū)與時鐘區(qū)；LVDS 輸出走線需等長，減少時序偏差；熱焊盤需充分覆銅并通過過孔連接接地平面。
• 配置要點 ：通過 24 位串行接口配置寄存器，支持濾波器類型、抽取率、增益、通道映射等參數(shù)；上電后需硬件或軟件復(fù)位初始化寄存器。