德州儀器PLL1707和PLL1708：低抖動多時鐘發(fā)生器的卓越之選

在電子設(shè)計的世界里，時鐘發(fā)生器扮演著至關(guān)重要的角色，尤其是在對時鐘精度和抖動要求極高的音頻和視頻應(yīng)用中。德州儀器的PLL1707和PLL1708這兩款低抖動多時鐘發(fā)生器，無疑是眾多工程師的得力助手。今天，我們就來深入了解一下這兩款產(chǎn)品。

文件下載：pll1707.pdf

產(chǎn)品概述

PLL1707和PLL1708均為低成本、鎖相環(huán)（PLL）多時鐘發(fā)生器，它們能夠從27-MHz的參考輸入頻率產(chǎn)生四個系統(tǒng)時鐘和兩個27-MHz的緩沖時鐘。這兩款產(chǎn)品的主要區(qū)別在于控制方式，PLL1707采用并行控制，而PLL1708則支持串行控制。它們采用20引腳SSOP封裝，是無鉛產(chǎn)品，工作溫度范圍為 -25°C至85°C。

產(chǎn)品特性

時鐘輸出豐富

這兩款產(chǎn)品能夠生成多種音頻系統(tǒng)時鐘，以滿足不同的應(yīng)用需求。PLL1707可生成的音頻系統(tǒng)時鐘包括：SCKO0為768 fS（(f{S}=44.1 kHz)）；SCKO1為768 fS、512 fS（(f{S}=48 kHz)）；SCKO2為256 fS（(f{S}=32,44.1,48,64,88.2,96 kHz)）；SCKO3為384 fS（(f{S}=32,44.1,48,64,88.2,96 kHz)）。PLL1708的時鐘輸出更為豐富，SCKO0同樣為768 fS（(f{S}=44.1 kHz)），SCKO1則有768 fS、512 fS、384 fS、256 fS（(f{S}=48 kHz)）可選，SCKO2為256 fS（(f{S}=16,22.05,24,32,44.1,48,64,88.2,96 kHz)），SCKO3為384 fS（(f{S}=16,22.05,24,32,44.1,48,64,88.2,96 kHz)）。

低抖動與高精度

PLL1707和PLL1708具有極低的時鐘抖動，典型值僅為50 ps，同時輸出時鐘的PPM誤差為零，能夠為系統(tǒng)提供高精度的時鐘信號。這對于對時鐘精度要求極高的音頻DAC和ADC等設(shè)備來說至關(guān)重要。

多采樣頻率支持

兩款產(chǎn)品支持多種采樣頻率。PLL1707支持的采樣頻率包括32 kHz、44.1 kHz、48 kHz、64 kHz、88.2 kHz和96 kHz；PLL1708的采樣頻率范圍更廣，涵蓋了16 kHz、22.05 kHz、24 kHz、32 kHz、44.1 kHz、48 kHz、64 kHz、88.2 kHz和96 kHz。

單電源供電

它們采用3.3-V單電源供電，簡化了電源設(shè)計，降低了系統(tǒng)成本和復(fù)雜度。

電氣特性

數(shù)字輸入/輸出

在數(shù)字輸入方面，邏輯輸入與CMOS兼容，輸入邏輯高電平VIH為0.7VDD，輸入邏輯低電平VIL為0.3VDD。輸入邏輯電流IIH在VIN = VDD時，典型值為65 μA，最大值為100 μA；IIL在VIN = 0 V時為±10 μA。在數(shù)字輸出方面，輸出邏輯高電平VOH在IOH = –4 mA時為VDD – 0.4 V，輸出邏輯低電平VOL在IOL = 4 mA時為0.4 V。

主時鐘特性

主時鐘頻率范圍為26.73 MHz至27.27 MHz，典型值為27 MHz。輸入電平VIH為0.7 VCC，VIL為0.3 VCC。輸入電流IIH在VIN = VCC時為3.5 μA，IIL在VIN = 0 V時為±10 μA。輸出電壓為Vp-p，輸出上升時間和下降時間在20%至80%和80%至20%的VDD范圍內(nèi)均為2.0 ns。時鐘占空比在晶體振蕩時為45%至55%，典型值為51%；對于外部時鐘為50%。時鐘抖動典型值為50 ps，上電時間為0.5 ms至1.5 ms。

PLL交流特性

PLL的輸出系統(tǒng)時鐘頻率根據(jù)不同的配置有所不同。例如，SCKO0固定輸出33.8688 MHz，SCKO1在48 kHz時可選擇不同的頻率。輸出上升時間和下降時間在20%至80%和80%至20%的VDD范圍內(nèi)均為2.0 ns，輸出占空比為45%至55%。

引腳功能與連接

引腳功能

兩款產(chǎn)品的引腳功能基本相似，但在控制引腳方面有所不同。PLL1707的控制引腳包括FS1、FS2、SR和CSEL，用于并行控制；PLL1708則使用MC、MD和MS進行串行控制。其他引腳如AGND、DGND1 - 3、VCC、VDD1 - 3等分別用于模擬地、數(shù)字地、模擬電源和數(shù)字電源。MCKO1和MCKO2為27-MHz主時鐘輸出，SCKO0 - 3為系統(tǒng)時鐘輸出。

連接注意事項

在連接時，建議使用一個公共接地連接，以避免閂鎖或其他與電源相關(guān)的問題。電源應(yīng)盡可能靠近設(shè)備進行旁路處理。對于時鐘輸出，為了避免影響PLL1707/8的抖動性能，建議在所有輸出時鐘上使用外部緩沖器，特別是當(dāng)SCKO0和SCKO1上有重負載時。

工作原理

主時鐘與系統(tǒng)時鐘輸出

PLL1707/8由雙PLL時鐘和主時鐘發(fā)生器組成，能夠從27-MHz的主時鐘產(chǎn)生四個系統(tǒng)時鐘和兩個緩沖的27-MHz時鐘。主時鐘可以是放置在XT1和XT2之間的晶體振蕩器，也可以是外部輸入到XT1的時鐘信號。如果使用外部主時鐘，XT2必須開路。

上電復(fù)位

PLL1707/8具有內(nèi)部上電復(fù)位電路。PLL1708的模式寄存器在電源上電復(fù)位時會初始化為默認設(shè)置。在復(fù)位期間，所有時鐘輸出在加電時間后以默認設(shè)置啟用。內(nèi)部上電復(fù)位在(V_{DD}>2.0 V)（典型值）時，會在1024個主時鐘周期內(nèi)自動完成。

功能控制

PLL1707采用并行模式（硬件模式）進行控制，可通過SR、FS1和FS2選擇采樣頻率組、采樣率等功能。PLL1708則支持串行模式（軟件模式），使用MS、MC和MD三個引腳進行控制，可實現(xiàn)更多的功能選擇，如每個時鐘輸出的啟用/禁用、電源關(guān)斷等。

應(yīng)用場景

PLL1707和PLL1708適用于多種基于MPEG - 2的系統(tǒng)，如HDD + DVD錄像機、DVD錄像機、HDD錄像機、DVD播放器、多媒體PC的DVD附加卡、數(shù)字HDTV系統(tǒng)和機頂盒等。它們能夠從27-MHz的視頻時鐘為CD - DA DSP、DVD DSP、卡拉OK DSP、ADC和DAC等設(shè)備提供音頻系統(tǒng)時鐘。

總結(jié)

德州儀器的PLL1707和PLL1708以其豐富的時鐘輸出、低抖動、多采樣頻率支持等特性，為音頻和視頻應(yīng)用提供了可靠的時鐘解決方案。無論是并行控制的PLL1707還是串行控制的PLL1708，都能滿足不同工程師的設(shè)計需求。在實際應(yīng)用中，合理選擇和使用這兩款產(chǎn)品，能夠有效提高系統(tǒng)的性能和穩(wěn)定性。你在使用這兩款產(chǎn)品時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。