Texas Instruments PLL1707和PLL1708：低抖動多時鐘發(fā)生器的卓越之選

在電子設(shè)計領(lǐng)域，時鐘發(fā)生器的性能對系統(tǒng)的穩(wěn)定性和性能起著至關(guān)重要的作用。今天我們來深入探討一下Texas Instruments的PLL1707和PLL1708，這兩款低功耗、高性能的鎖相環(huán)（PLL）多時鐘發(fā)生器。

文件下載：pll1707.pdf

產(chǎn)品概述

PLL1707和PLL1708是低成本的鎖相環(huán)多時鐘發(fā)生器，它們能夠從27 - MHz的參考輸入頻率生成四個系統(tǒng)時鐘。PLL1707可通過采樣頻率控制引腳控制時鐘輸出，而PLL1708則可通過串行模式控制引腳進行控制。這兩款器件通過消除外部組件，為客戶節(jié)省了成本和空間，同時能夠?qū)崿F(xiàn)高性能音頻DAC和/或ADC所需的極低抖動性能。

產(chǎn)品特性

1. 時鐘輸出

• 主時鐘輸入：支持27 - MHz的主時鐘輸入。
• 音頻系統(tǒng)時鐘生成：
  • PLL1707：
    • SCKO0：768 fS （(f_{S}=44.1 kHz)）
    • SCKO1：768 fS, 512 fS （(f_{S}=48 kHz)）
    • SCKO2：256 fS （(f_{S}=32, 44.1, 48, 64, 88.2, 96 kHz)）
    • SCKO3：384 fS （(f_{S}=32, 44.1, 48, 64, 88.2, 96 kHz)）
  • PLL1708：
    • SCKO0：768 fS （(f_{S}=44.1 kHz)）
    • SCKO1：768 fS, 512 fS, 384 fS, 256 fS （(f_{S}=48 kHz)）
    • SCKO2：256 fS （(f_{S}=16, 22.05, 24, 32, 44.1, 48, 64, 88.2, 96 kHz)）
    • SCKO3：384 fS （(f_{S}=16, 22.05, 24, 32, 44.1, 48, 64, 88.2, 96 kHz)）

2. 低抖動和高精度

• 零PPM誤差輸出時鐘：確保輸出時鐘的高精度。
• 低時鐘抖動：典型值為50 ps，能夠滿足高性能音頻應(yīng)用的需求。

3. 多采樣頻率支持

• PLL1707：支持(f_{S}=32, 44.1, 48, 64, 88.2, 96 kHz)的采樣頻率。
• PLL1708：支持(f_{S}=16, 22.05, 24, 32, 44.1, 48, 64, 88.2, 96 kHz)的采樣頻率。

4. 電源和控制

• 單電源供電：采用3.3 - V單電源供電，簡化了設(shè)計。
• 控制方式：PLL1707采用并行控制，PLL1708采用串行控制。

5. 封裝

采用20 - 引腳SSOP（150 mil）封裝，并且是無鉛產(chǎn)品。

應(yīng)用領(lǐng)域

PLL177和PLL1708適用于多種基于MPEG - 2的系統(tǒng)，如：

• HDD + DVD錄像機
• DVD錄像機
• HDD錄像機
• DVD播放器
• 多媒體PC的DVD附加卡
• 數(shù)字HDTV系統(tǒng)
• 機頂盒

電氣特性

1. 絕對最大額定值

在操作自由空氣溫度范圍內(nèi)，需要注意以下參數(shù)的絕對最大額定值，如電源電壓、電壓差、輸入電壓、輸入電流、環(huán)境溫度、存儲溫度、結(jié)溫、引腳溫度等。超出這些額定值可能會導(dǎo)致器件永久性損壞。

2. 電氣特性參數(shù)

在(T{A}=25^{circ} C)，(V{DD1 - VDD3}(=V{DD})=V{CC}=3.3 V)，(f{M}=27 MHz)晶體振蕩，(f{S}=48 kHz)的條件下，對數(shù)字輸入/輸出、主時鐘特性、PLL交流特性、電源要求、溫度范圍等參數(shù)進行了詳細規(guī)定。例如，數(shù)字輸入的邏輯電平、輸入電流，主時鐘的頻率、輸入電平、輸出電壓、上升時間、下降時間、占空比、抖動等。

引腳分配和功能

1. 引腳分配

PLL1707和PLL1708的引腳分配各有特點，包括模擬地、數(shù)字地、電源引腳、控制引腳、時鐘輸出引腳等。例如，AGND為模擬地，DGND1 - DGND3為數(shù)字地，VCC為模擬電源，VDD1 - VDD3為數(shù)字電源。

2. 引腳功能

不同引腳具有不同的功能，如CSEL用于SCKO1頻率選擇控制，F(xiàn)S1和FS2用于采樣頻率組控制，SR用于采樣率控制等。PLL1707和PLL1708在部分引腳功能上有所不同，如PLL1708的MC、MD、MS用于串行控制。

工作原理

1. 主時鐘和系統(tǒng)時鐘輸出

主時鐘可以是置于XT1和XT2之間的晶體振蕩器，也可以是XT1的外部輸入。如果使用外部主時鐘，XT2必須開路。PLL1707/8能夠提供低抖動、高精度的時鐘，SCKO0輸出固定的33.8688 - MHz時鐘，SCKO1的輸出頻率可通過硬件或軟件控制進行選擇，SCKO2和SCKO3分別輸出256 - fS和384 - fS的系統(tǒng)時鐘。

2. 上電復(fù)位

PLL1707/8具有內(nèi)部上電復(fù)位電路，PLL1708的模式寄存器通過上電復(fù)位初始化為默認(rèn)設(shè)置。在復(fù)位期間，所有時鐘輸出在加電時間后以默認(rèn)設(shè)置啟用。

3. 功能控制

• PLL1707（并行模式）：可通過SR、FS1和FS2控制采樣頻率組選擇、采樣率選擇、系統(tǒng)時鐘SCKO1頻率選擇等功能。
• PLL1708（串行模式）：通過MS、MC和MD的三線接口進行控制，可選擇的功能包括采樣頻率選擇、采樣率選擇、每個時鐘輸出啟用/禁用、電源關(guān)閉、SCKO1配置等。

典型性能曲線

文檔中給出了抖動與采樣頻率、電源電壓、自由空氣溫度、負載電容的關(guān)系曲線，以及占空比與電源電壓、自由空氣溫度的關(guān)系曲線。這些曲線有助于工程師在不同工作條件下評估器件的性能。

連接圖和應(yīng)用

1. 連接圖

給出了PLL1707的典型連接電路，建議使用一個公共接地連接以避免閂鎖或其他電源相關(guān)問題，并盡可能靠近器件對電源進行旁路。

2. MPEG - 2應(yīng)用

PLL1707/8在MPEG - 2應(yīng)用中表現(xiàn)出色，能夠為CD - DA DSP、DVD DSP、卡拉OK DSP、ADC和DAC等提供音頻系統(tǒng)時鐘。

總結(jié)

PLL1707和PLL1708是兩款性能卓越的多時鐘發(fā)生器，具有低抖動、高精度、多采樣頻率支持等優(yōu)點。它們在MPEG - 2相關(guān)的音頻應(yīng)用中具有廣泛的應(yīng)用前景，能夠為工程師提供可靠的時鐘解決方案。在實際設(shè)計中，工程師需要根據(jù)具體需求選擇合適的器件，并注意器件的電氣特性、引腳功能、工作原理等方面的要求，以確保系統(tǒng)的穩(wěn)定性和性能。你在使用這兩款器件時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗。