LMK0482x系列時鐘抖動清除器：高性能時鐘解決方案解析

在電子設(shè)計領(lǐng)域，時鐘信號的穩(wěn)定性和低抖動對于系統(tǒng)性能至關(guān)重要。LMK0482x系列時鐘抖動清除器以其卓越的性能和豐富的功能，成為眾多應(yīng)用場景中的理想選擇。本文將深入探討LMK0482x系列的特性、應(yīng)用及設(shè)計要點。

文件下載：lmk04821.pdf

一、LMK0482x系列概述

LMK0482x系列包括LMK04821、LMK04826和LMK04828等型號，是業(yè)界高性能的時鐘調(diào)節(jié)器，支持JEDEC JESD204B標準。它具備超低的RMS抖動，如在12 kHz到20 MHz頻段內(nèi)可達88 fs RMS抖動，在100 Hz到20 MHz頻段內(nèi)為91 fs RMS抖動，在245.76 MHz時噪聲底低至 -162.5 dBc/Hz。

1. 功能特性亮點

• 多時鐘輸出：PLL2可提供多達14個差分設(shè)備時鐘，包括最多7個SYSREF時鐘，最大時鐘輸出頻率可達3.1 GHz，輸出類型支持LVPECL、LVDS、HSDS、LCPECL等，且可編程。
• 雙環(huán)PLL架構(gòu)：PLL1和PLL2協(xié)同工作，PLL1支持多達3個冗余輸入時鐘，具備自動和手動切換模式，實現(xiàn)無中斷切換和信號丟失檢測（LOS）；PLL2具有歸一化[1 Hz]PLL噪聲底 -227 dBc/Hz，相位檢測器速率高達155 MHz。
• 低噪聲晶體振蕩器電路：集成低噪聲晶體振蕩器電路，在輸入時鐘丟失時可進入保持模式，確保頻率穩(wěn)定。
• 精確數(shù)字延遲和模擬延遲：支持精確數(shù)字延遲，動態(tài)可調(diào)步長為25 ps的模擬延遲，具備多模式操作，包括雙PLL、單PLL和時鐘分配模式。
• 寬溫度范圍和電源電壓：工業(yè)溫度范圍為 -40°C至85°C，支持105°C的PCB溫度（在散熱焊盤處測量），工作電壓范圍為3.15 V至3.45 V。

2. 應(yīng)用領(lǐng)域廣泛

該系列適用于無線基礎(chǔ)設(shè)施、數(shù)據(jù)轉(zhuǎn)換器時鐘、網(wǎng)絡(luò)、醫(yī)療、視頻、軍事、航空航天以及測試和測量等多個領(lǐng)域，為不同應(yīng)用場景提供穩(wěn)定可靠的時鐘解決方案。

二、技術(shù)規(guī)格詳解

1. 絕對最大額定值和ESD額定值

在設(shè)計時，需要嚴格遵循絕對最大額定值，如電源電壓不得超過3.6 V，否則可能導致設(shè)備永久損壞。ESD額定值方面，人體模型（HBM）為±2000 V，機器模型（MM）為±150 V，帶電設(shè)備模型（CDM）為±250 V，雖然部分引腳實際性能可能更高，但在生產(chǎn)過程中仍需采取必要的ESD防護措施。

2. 推薦工作條件

推薦工作條件包括結(jié)溫不超過125°C，環(huán)境溫度在 -40°C至85°C之間，PCB溫度（在散熱焊盤處測量）不超過105°C，電源電壓為3.15 V至3.45 V。在這些條件下，設(shè)備能發(fā)揮最佳性能。

3. 電氣特性

電氣特性涵蓋了電流消耗、時鐘輸入規(guī)格、PLL規(guī)格、內(nèi)部VCO規(guī)格、噪聲底、閉環(huán)相位噪聲和抖動規(guī)格等多個方面。例如，在14個HSDS 8 - mA時鐘啟用且PLL1和PLL2鎖定時，電源電流典型值為565 mA。不同型號的VCO頻率范圍有所差異，如LMK04821的VCO0頻率范圍為1930至2075 MHz，VCO1為2920至3080 MHz。

4. SPI接口時序

SPI接口時序?qū)τ谡_編程設(shè)備至關(guān)重要。設(shè)置時間、保持時間、SCLK周期、高電平和低電平寬度等參數(shù)都有明確要求，如SDI信號相對于SCLK上升沿的設(shè)置時間和保持時間均為10 ns，SCLK周期為50 ns（對應(yīng)20 MHz）。

三、詳細功能描述

1. 雙環(huán)抖動清除功能

在典型的雙環(huán)配置中，外部VCXO連接到PLL1的N分頻器，集成VCO直接連接到N分頻器。PLL1使用窄環(huán)帶寬（10 Hz至200 Hz）來保留參考時鐘輸入信號的頻率精度，同時抑制參考時鐘可能積累的高頻相位噪聲。PLL2使用寬環(huán)帶寬（通常為50 kHz至200 kHz），利用內(nèi)部VCO的卓越高頻相位噪聲特性和參考VCXO或可調(diào)晶體的良好低頻相位噪聲特性，實現(xiàn)超低抖動輸出。

2. JEDEC JESD204B支持

LMK0482x系列通過提供設(shè)備時鐘和SYSREF時鐘，支持多達7個JESD204B目標設(shè)備。用戶可以將SYSREF時鐘重新編程為額外的設(shè)備時鐘，以滿足非JESD204B時鐘需求。啟用SYSREF功能需要設(shè)置多個寄存器位，如SYSREF_PD、SYSREF_DDLY_PD、SYNC_EN等。

3. 多參考輸入和切換功能

該系列具有多達三個參考時鐘輸入（CLKin0、CLKin1和CLKin2），可根據(jù)CLKin_SEL_MODE選擇活動時鐘。支持手動、引腳選擇和自動切換模式，在時鐘丟失時可實現(xiàn)無中斷切換和保持功能。

4. VCXO/晶體緩沖輸出

CLKin2可配置為OSCout，默認是PLL1反饋/PLL2參考輸入（OSCin）的緩沖副本，通常為低噪聲VCXO或晶體。OSCout緩沖輸出類型可編程為LVDS、LVPECL或LVCMOS，LVPECL模式僅支持240 - Ω發(fā)射極電阻。通過級聯(lián)零延遲模式，VCXO/晶體緩沖輸出可以與VCO時鐘分配輸出同步。

5. 頻率保持功能

當PLL1的參考輸入丟失時，LMK0482x系列可以進入保持模式，直到重新建立有效的參考時鐘信號。保持模式通過向PLL1 VCXO的控制引腳輸出恒定的直流電壓，確保在參考輸入缺失時頻率漂移最小。

6. 時鐘分配功能

該系列能夠分配多達15個差分時鐘（包括OSCout），時鐘輸出具有可編程的輸出類型和時鐘分頻器。設(shè)備時鐘和SYSREF時鐘都具有數(shù)字和模擬延遲功能，可用于調(diào)整時鐘輸出的相位。

四、設(shè)計與應(yīng)用要點

1. 驅(qū)動CLKin和OSCin輸入

對于差分源驅(qū)動，推薦將CLKin輸入模式設(shè)置為雙極型（CLKinX_TYPE = 0），OSCin輸入模式為雙極型等效。輸入應(yīng)采用AC耦合，不同類型的參考時鐘源（如LVDS、LVPECL、差分正弦波）有相應(yīng)的推薦電路。對于單端源驅(qū)動，CLKin引腳可采用AC或DC耦合，根據(jù)不同的源類型和耦合方式，需要設(shè)置不同的CLKinX_TYPE，并確保信號電平符合電氣特性要求。

2. 輸出端接和偏置

LVPECL輸出推薦使用120 Ω ≤ Re ≤ 240 Ω的發(fā)射極電阻，OSCout在LVPECL格式下推薦使用240 Ω發(fā)射極電阻，并通過AC耦合電容連接到負載。LVDS/HSDS輸出需要在啟動時為電流提供DC路徑，可通過在AC耦合電容的LMK0482x側(cè)放置100 - Ω端接電阻或在CLKoutX/X或OSCout/OSCout引腳附近放置560 Ω電阻來實現(xiàn)。

3. 電源供應(yīng)和布局

所有Vcc引腳必須連接，不同的電源引腳有不同的去耦和偏置要求。例如，時鐘輸出電源可使用鐵氧體磁珠減少不同時鐘組之間的串擾，但需要考慮輸出頻率和輸出格式對電流的影響。在布局方面，要注意熱管理，通過將封裝的暴露焊盤焊接到PCB上，并在封裝焊盤內(nèi)的PCB上設(shè)置多個過孔連接到接地層，以實現(xiàn)有效的散熱。同時，要合理布線，將差分信號緊密耦合，減少串擾。

4. 編程和配置

LMK0482x系列使用24位寄存器進行編程，推薦按數(shù)字順序編程寄存器，如從0x000到0x1FFF。在編程過程中，需要注意設(shè)置各個寄存器位以實現(xiàn)所需的功能，如選擇PLL的輸入、啟用反饋功能、設(shè)置時鐘分頻器和延遲等。

五、總結(jié)

LMK0482x系列時鐘抖動清除器憑借其超低抖動、多時鐘輸出、靈活的PLL架構(gòu)和豐富的功能特性，為電子工程師提供了一個強大的時鐘解決方案。在設(shè)計過程中，需要深入理解其技術(shù)規(guī)格和功能特點，合理驅(qū)動輸入、端接輸出、布局布線和編程配置，以確保設(shè)備在不同應(yīng)用場景中發(fā)揮最佳性能。無論是在無線通信、數(shù)據(jù)處理還是測試測量等領(lǐng)域，LMK0482x系列都能滿足對時鐘信號穩(wěn)定性和低抖動的嚴格要求。