LMK04000 系列低噪聲時(shí)鐘抖動(dòng)清除器：功能、應(yīng)用與設(shè)計(jì)指南

在電子設(shè)計(jì)領(lǐng)域，時(shí)鐘抖動(dòng)的控制至關(guān)重要，它直接影響著系統(tǒng)的性能和穩(wěn)定性。TI 的 LMK04000 系列低噪聲時(shí)鐘抖動(dòng)清除器，憑借其先進(jìn)的技術(shù)和出色的性能，為眾多應(yīng)用場(chǎng)景提供了可靠的時(shí)鐘解決方案。今天就和大家深入探討一下這款產(chǎn)品，希望能給大家的設(shè)計(jì)工作帶來(lái)一些啟發(fā)。

文件下載：lmk04002.pdf

1. 產(chǎn)品概述

LMK04000 系列包含 LMK04000、LMK04001、LMK04002、LMK04010、LMK04011、LMK04031 和 LMK04033 等型號(hào)，采用了級(jí)聯(lián)的 PLLatinum? 架構(gòu)，能夠在不需要高性能壓控晶體振蕩器（VCXO）模塊的情況下，實(shí)現(xiàn)低噪聲抖動(dòng)清除、時(shí)鐘乘法和分配功能。其超低的 RMS 抖動(dòng)性能，能為系統(tǒng)提供穩(wěn)定、精確的時(shí)鐘信號(hào)。

1.1 主要特點(diǎn)

• 級(jí)聯(lián) PLL 架構(gòu)：由兩個(gè)高性能鎖相環(huán)（PLL）組成，PLL1 作為低噪聲抖動(dòng)清除器，使用窄環(huán)路帶寬保持輸入時(shí)鐘信號(hào)的頻率精度，同時(shí)抑制高頻偏移相位噪聲；PLL2 負(fù)責(zé)時(shí)鐘生成，可使用較寬的環(huán)路帶寬，利用內(nèi)部 VCO 的優(yōu)異高頻偏移相位噪聲特性，實(shí)現(xiàn)超低抖動(dòng)輸出。
• 超低 RMS 抖動(dòng)：在不同頻率范圍內(nèi)都表現(xiàn)出出色的抖動(dòng)性能，如 150 fs RMS 抖動(dòng)（12 kHz – 20 MHz）和 200 fs RMS 抖動(dòng)（100 Hz – 20 MHz），能夠滿足對(duì)時(shí)鐘精度要求極高的應(yīng)用場(chǎng)景。
• 多種輸出類型：支持 LVPECL/2VPECL、LVDS 和 LVCMOS 等多種輸出類型，可適應(yīng)不同的接口標(biāo)準(zhǔn)，最大時(shí)鐘速率可達(dá) 1080 MHz。
• 雙冗余輸入和默認(rèn)時(shí)鐘：具備雙冗余輸入，可在自動(dòng)或手動(dòng)模式下選擇參考時(shí)鐘，提高系統(tǒng)的可靠性；上電時(shí)提供默認(rèn)時(shí)鐘輸出（CLKout2），可為系統(tǒng)中的 FPGA 或微控制器提供初始時(shí)鐘。
• 靈活配置：擁有五個(gè)專用通道分頻器和延遲塊，可對(duì)輸出時(shí)鐘進(jìn)行靈活的分頻和延遲調(diào)整；引腳兼容，方便在不同設(shè)計(jì)中進(jìn)行替換和升級(jí)。
• 寬溫度范圍和工作電壓：工業(yè)溫度范圍為 -40 至 85 °C，工作電壓為 3.15 V 至 3.45 V，能適應(yīng)各種惡劣的工作環(huán)境。
• 小型封裝：采用 48 引腳 WQFN（7.0 x 7.0 x 0.8 mm）封裝，節(jié)省 PCB 空間。

2. 應(yīng)用領(lǐng)域

LMK04000 系列的出色性能使其廣泛應(yīng)用于多個(gè)領(lǐng)域，以下是一些常見的應(yīng)用場(chǎng)景：

• 數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘：為數(shù)據(jù)轉(zhuǎn)換器提供精確、低抖動(dòng)的時(shí)鐘信號(hào)，確保數(shù)據(jù)采集和轉(zhuǎn)換的準(zhǔn)確性。
• 無(wú)線基礎(chǔ)設(shè)施：在無(wú)線通信基站等設(shè)備中，保證時(shí)鐘信號(hào)的穩(wěn)定性和低抖動(dòng)，提高通信質(zhì)量。
• 網(wǎng)絡(luò)、SONET/SDH 和 DSLAM：滿足高速網(wǎng)絡(luò)設(shè)備對(duì)時(shí)鐘精度的要求，確保數(shù)據(jù)傳輸?shù)目煽啃浴?/li>
• 醫(yī)療設(shè)備：在醫(yī)療成像、檢測(cè)等設(shè)備中，提供穩(wěn)定的時(shí)鐘信號(hào)，保障設(shè)備的正常運(yùn)行。
• 軍事/航空航天：適應(yīng)惡劣的工作環(huán)境，為軍事和航空航天設(shè)備提供可靠的時(shí)鐘解決方案。
• 測(cè)試和測(cè)量：為測(cè)試儀器提供精確的時(shí)鐘參考，確保測(cè)量結(jié)果的準(zhǔn)確性。
• 視頻設(shè)備：保證視頻信號(hào)的同步和穩(wěn)定，提高視頻質(zhì)量。

3. 系統(tǒng)架構(gòu)與工作原理

3.1 級(jí)聯(lián) PLL 架構(gòu)

級(jí)聯(lián) PLL 架構(gòu)是 LMK04000 系列的核心，它由 PLL1 和 PLL2 組成。PLL1 與外部參考時(shí)鐘和 VCXO 配合，為 PLL2 提供頻率準(zhǔn)確、低相位噪聲的參考時(shí)鐘。PLL1 通常采用窄環(huán)路帶寬（10 Hz 至 200 Hz），以保留參考時(shí)鐘輸入信號(hào)的頻率精度，并抑制高頻偏移相位噪聲。PLL2 則利用較寬的環(huán)路帶寬（50 kHz 至 200 kHz），充分發(fā)揮內(nèi)部 VCO 的高性能，在高頻偏移時(shí)提供低相位噪聲。這種架構(gòu)使得外部 VCXO 的相位噪聲在低頻偏移時(shí)主導(dǎo)最終輸出相位噪聲，而內(nèi)部 VCO 的相位噪聲在高頻偏移時(shí)主導(dǎo)，從而實(shí)現(xiàn)了最佳的整體相位噪聲和抖動(dòng)性能。

3.2 冗余參考輸入和 LOS 檢測(cè)

該系列產(chǎn)品具有兩個(gè)與 LVDS/LVPECL/LVCMOS 兼容的參考時(shí)鐘輸入（CLKin0 和 CLKin1），用戶可以手動(dòng)選擇輸入，也可以配置自動(dòng)切換模式。當(dāng)選擇自動(dòng)切換模式時(shí)，CLKinX_LOS（信號(hào)丟失）輸出會(huì)指示所選參考時(shí)鐘輸入的狀態(tài)，用戶可將其配置為 CMOS、NMOS 開漏或 PMOS 開漏輸出。如果 PLL1 原本已鎖定，但兩個(gè)參考時(shí)鐘都丟失，設(shè)備的頻率精度將由 VCXO 的絕對(duì)調(diào)諧范圍決定。

3.3 集成環(huán)路濾波器極點(diǎn)

LMK04000 系列為 PLL2 提供了可編程的 3rd 和 4th 階環(huán)路濾波器極點(diǎn)。啟用后，用戶可以從固定范圍內(nèi)選擇內(nèi)部電阻和電容值，以實(shí)現(xiàn)所需的環(huán)路濾波器響應(yīng)，這些可編程組件與芯片附近的外部組件相輔相成。

3.4 時(shí)鐘分配

時(shí)鐘分配模塊至少提供五個(gè)輸出，輸出類型包括 LVPECL、2VPECL、LVDS 和 LVCMOS，具體組合取決于產(chǎn)品型號(hào)。每個(gè)時(shí)鐘輸出通道都包含一個(gè)可編程分頻器、一個(gè)相位同步電路、一個(gè)可編程延遲和一個(gè)輸出緩沖器，用戶可以對(duì)每個(gè)通道的輸出進(jìn)行獨(dú)立配置。

4. 電氣特性

4.1 電源電壓和溫度范圍

絕對(duì)最大電源電壓范圍為 -0.3 至 3.6 V，輸入電壓范圍為 -0.3 至 (VCC + 0.3) V。建議的工作溫度范圍為 -40 至 85 °C，工作電壓為 3.15 至 3.45 V。

4.2 電流消耗

不同的工作模式和配置下，電流消耗會(huì)有所不同。例如，在所有時(shí)鐘啟用、所有延遲旁路且 Fout 禁用的情況下，LMK04000、LMK04001 和 LMK04002 的典型電流消耗為 380 mA（最大值 435 mA），LMK04010 和 LMK04011 的典型電流消耗為 378 mA（最大值 435 mA），LMK04031 和 LMK04033 的典型電流消耗為 335 mA（最大值 385 mA）。

4.3 時(shí)鐘輸入規(guī)格

CLKin0/0 和 CLKin1/1 的時(shí)鐘輸入頻率在手動(dòng)選擇模式下為 0.001 至 400 MHz，自動(dòng)切換模式下為 1 至 400 MHz。為了滿足數(shù)據(jù)手冊(cè)中列出的抖動(dòng)性能要求，所有輸入時(shí)鐘的最小推薦壓擺率為 0.5 V/ns。

4.4 PLL 規(guī)格

• PLL1：相位檢測(cè)器頻率最高可達(dá) 40 MHz，電荷泵源電流和吸收電流可編程，可根據(jù)不同的增益設(shè)置提供不同的電流值。
• PLL2：參考輸入（OSCin）頻率在 EN_PLL2_REF2X = 0 時(shí)最高為 250 MHz，在 EN_PLL2_REF2X = 1 時(shí)最高為 50 MHz；相位檢測(cè)器頻率最高可達(dá) 100 MHz，電荷泵源電流和吸收電流同樣可編程。

4.5 VCO 規(guī)格

內(nèi)部 VCO 的調(diào)諧范圍根據(jù)不同型號(hào)有所不同，如 LMK040x0 為 1185 至 1296 MHz，LMK040x1 為 1430 至 1570 MHz 等。VCO 輸出功率到 50 Ω 負(fù)載的典型值也因型號(hào)而異，在不同溫度和頻率下有不同的表現(xiàn)。

4.6 時(shí)鐘輸出規(guī)格

不同輸出類型（LVPECL/2VPECL、LVDS、LVCMOS）的時(shí)鐘輸出在頻率、抖動(dòng)、電壓等方面都有相應(yīng)的規(guī)格要求。例如，LVDS 輸出的最大頻率可達(dá) 1080 MHz，差分輸出電壓在特定條件下為 250 至 450 mV；LVPECL 輸出的最大頻率也為 1080 MHz，輸出電壓和擺幅等也有相應(yīng)的規(guī)定。

5. 典型性能特性

通過(guò)一系列圖表展示了該系列產(chǎn)品的典型性能特性，包括不同輸出類型的 VOD 與頻率的關(guān)系、時(shí)鐘通道延遲噪聲地板與頻率的關(guān)系、時(shí)鐘輸出噪聲地板與頻率的關(guān)系等。這些特性有助于工程師在設(shè)計(jì)過(guò)程中更好地了解器件的性能，進(jìn)行合理的參數(shù)選擇和優(yōu)化。

6. 應(yīng)用設(shè)計(jì)要點(diǎn)

6.1 系統(tǒng)級(jí)布局

在典型的時(shí)鐘應(yīng)用中，需要合理連接外部電路。例如，將主參考時(shí)鐘輸入連接到 CLKin0/0，副參考時(shí)鐘連接到 CLKin1/1，VCXO 連接到 OSCin/OSCin* 端口。PLL2 的環(huán)路濾波器可由三個(gè)外部組件實(shí)現(xiàn)兩個(gè)低階極點(diǎn)，根據(jù)需要還可使用內(nèi)部集成組件實(shí)現(xiàn) 3rd 或 4th 階極點(diǎn)；PLL1 的環(huán)路濾波器則必須使用外部組件。同時(shí)，要注意電源引腳的連接和電源管理，將時(shí)鐘輸出的電源引腳連接到專用電源平面，其他電源引腳連接到另一個(gè)電源平面。

6.2 環(huán)路濾波器設(shè)計(jì)

每個(gè) PLL 都需要一個(gè)專用的環(huán)路濾波器，PLL1 的環(huán)路濾波器帶寬應(yīng)控制在 10 Hz 至 200 Hz，以抑制系統(tǒng)或輸入時(shí)鐘的噪聲；PLL2 的環(huán)路濾波器帶寬應(yīng)設(shè)計(jì)在 50 kHz 至 200 kHz 范圍內(nèi)，以充分利用內(nèi)部 VCO 的低帶內(nèi)相位噪聲和低高頻偏移相位噪聲特性。設(shè)計(jì)環(huán)路濾波器時(shí)，要考慮參考時(shí)鐘的相位噪聲、VCXO 相位噪聲和相位檢測(cè)器頻率等因素，可參考 National 的 Clock Conditioner Owner’s Manual 和使用 Clock Design Tool 進(jìn)行模擬設(shè)計(jì)。

6.3 電源供應(yīng)和熱管理

為了保證器件的性能和可靠性，要采用合適的電源供應(yīng)技術(shù)。建議將時(shí)鐘輸出的電源引腳連接到專用電源平面，其他電源引腳連接到另一個(gè)電源平面。同時(shí)，由于該系列器件的功耗可能較高，需要注意熱管理，將芯片的管芯溫度限制在 125 °C 以下?？赏ㄟ^(guò)在 PCB 上設(shè)計(jì)熱焊盤和多個(gè)過(guò)孔連接到接地層，以及在 PCB 另一側(cè)設(shè)計(jì)銅面積較大的區(qū)域作為散熱片等方式來(lái)提高散熱效果。

6.4 晶體振蕩器實(shí)現(xiàn)

該系列產(chǎn)品支持使用外部晶體實(shí)現(xiàn)離散振蕩器。在選擇晶體時(shí)，需要根據(jù)電路的負(fù)載電容要求來(lái)確定晶體的負(fù)載電容值。負(fù)載電容由調(diào)諧電容、OSCin 端口的輸入電容和 PCB 寄生電容組成。同時(shí)，要注意晶體的等效串聯(lián)電阻（ESR）和功耗能力，確保振蕩器電路能夠正常啟動(dòng)和穩(wěn)定工作。

6.5 時(shí)鐘輸出端接和使用

為了實(shí)現(xiàn)最佳的相位噪聲和抖動(dòng)性能，在終端時(shí)鐘驅(qū)動(dòng)器時(shí)，要遵循傳輸線理論，進(jìn)行良好的阻抗匹配，防止反射。不同類型的時(shí)鐘驅(qū)動(dòng)器（如 LVDS、LVPECL）需要提供適當(dāng)?shù)呢?fù)載，接收器需要偏置到其指定的直流偏置電平（共模電壓）。對(duì)于不同的耦合方式（DC 耦合、AC 耦合）和操作模式（差分操作、單端操作），需要采用不同的端接方法，如 DC 耦合的 LVDS 驅(qū)動(dòng)器需要用 100 Ω 電阻端接到接收器附近，AC 耦合的 LVPECL 驅(qū)動(dòng)器需要用 120 Ω 發(fā)射極電阻提供接地直流路徑等。

7. 編程與配置

7.1 寄存器編程

LMK040xx 器件使用多個(gè) 32 位寄存器進(jìn)行編程，每個(gè)寄存器由 4 位地址字段和 28 位數(shù)據(jù)字段組成。編程時(shí)，數(shù)據(jù)按 MSB 優(yōu)先的順序在 CLK 信號(hào)的上升沿時(shí)鐘輸入，最后通過(guò) LE 信號(hào)的跳變將數(shù)據(jù)鎖存到所選寄存器中。為了實(shí)現(xiàn)正確的頻率校準(zhǔn)，需要在編程寄存器 15 之前確保 OSCin 端口有有效信號(hào)輸入；當(dāng) PLL2_R 計(jì)數(shù)器或 OSCin 端口信號(hào)發(fā)生變化時(shí)，需要重新加載寄存器 15 以激活頻率校準(zhǔn)過(guò)程。

7.2 推薦編程順序

推薦的編程順序是先將寄存器 R7 的復(fù)位位設(shè)置為 1，確保器件處于默認(rèn)狀態(tài)；然后根據(jù)需要編程寄存器 R0 至 R4，配置時(shí)鐘輸出；接著將寄存器 R5、R6、R8 至 R10 編程為默認(rèn)值；再編程寄存器 R11 配置參考時(shí)鐘輸入，寄存器 R12 配置 PLL1，寄存器 R13 至 R15 配置 PLL2 參數(shù)、晶體模式選項(xiàng)和全局功能；最后編程寄存器 R15。

7.3 寄存器功能

不同的寄存器控制著器件的不同功能，如寄存器 R0 至 R4 控制五個(gè)時(shí)鐘輸出的相關(guān)參數(shù)（分頻、延遲、使能等），寄存器 R11 控制 PLL1 參考時(shí)鐘的輸入類型、選擇模式和 LOS 檢測(cè)等，寄存器 R12 配置 PLL1 的電荷泵增益、極性和計(jì)數(shù)器值等，寄存器 R13 控制晶體振蕩器選項(xiàng)、Fout 使能、全局時(shí)鐘使能等，寄存器 R14 配置 PLL2 參考輸入頻率和 LD 引腳輸出選擇等，寄存器 R15 配置 PLL2 的計(jì)數(shù)器值、電荷泵增益和 VCO 分頻等。

8. 總結(jié)

LMK04000 系列低噪聲時(shí)鐘抖動(dòng)清除器憑借其先進(jìn)的級(jí)聯(lián) PLL 架構(gòu)、超低的 RMS 抖動(dòng)性能、多種輸出類型和靈活的配置選項(xiàng)，為各種對(duì)時(shí)鐘精度要求較高的應(yīng)用提供了優(yōu)秀的解決方案。在設(shè)計(jì)過(guò)程中，工程師需要充分了解其電氣特性、典型性能特性和應(yīng)用設(shè)計(jì)要點(diǎn)，合理進(jìn)行系統(tǒng)布局、環(huán)路濾波器設(shè)計(jì)、電源供應(yīng)和熱管理等方面的工作，同時(shí)正確進(jìn)行器件的編程和配置，以確保系統(tǒng)的性能和穩(wěn)定性。

大家在使用 LMK04000 系列產(chǎn)品的過(guò)程中，有沒有遇到一些特別的問(wèn)題或者有什么獨(dú)特的設(shè)計(jì)經(jīng)驗(yàn)?zāi)兀繗g迎在評(píng)論區(qū)分享交流！