Si基GaN（GaN-on-Si）平面器件工藝是GaN電力電子產(chǎn)業(yè)化制備的主流工藝。其主要優(yōu)勢在于能有效利用現(xiàn)有Si-CMOS工藝以降低制造成本，且工藝成本會(huì)隨著GaN-on-Si晶圓尺寸的拓展不斷降低。CMOS兼容GaN-on-Si工藝的關(guān)鍵在于開發(fā)無Au工藝，因?yàn)锳u在Si半導(dǎo)體中屬深能級(jí)雜質(zhì)，其存在會(huì)嚴(yán)重影響Si器件的電學(xué)性能。無Au工藝主要包括歐姆和肖特基柵工藝。

1. 無金歐姆接觸

傳統(tǒng)GaN-on-Si功率器件歐姆接觸主要采用Ti/Al/X/Au多層金屬體系，其中X金屬可為Ni，Mo，PT，Ti等。這種傳統(tǒng)有Au歐姆接觸通常采用高溫退火工藝（＞800℃），第1層Ti在常溫下能與（Al）GaN反應(yīng)，從而在（Al）GaN表面產(chǎn)生氮空位（淺施主），形成高摻雜n型層，促進(jìn)電子的遂穿效應(yīng)降低歐姆接觸；第2層Al主要防止Ti與（Al）GaN的過度反應(yīng)，起鉗制作用；第3層的Ni是擴(kuò)散阻擋層，防止Au過多向內(nèi)部滲透；最外層的Au既是防氧化保護(hù)層，同時(shí)可與Ti，Al等在高溫下形成低阻合金相，進(jìn)一步降低接觸電阻。目前傳統(tǒng)有Au歐姆接觸電阻通常能低至0.5Ω·mm以下。

基于Ti/Al的金屬體系是GaN基電子器件歐姆接觸較成熟的工藝。因此，目前無Au工藝基本采用該技術(shù)。將Au換成Pt（即Ti/Al/Ni/PT），沿用高溫工藝（975℃），實(shí)現(xiàn)接觸電阻0.6Ω·mm，表面平整的歐姆性能。另一些學(xué)者將歐姆槽刻蝕引入到Ti/Al/W無金工藝中，如圖1所示，在870℃條件下實(shí)現(xiàn)接觸電阻低于0.5Ωmm。

圖1 歐姆槽刻蝕引入Ti/Al/W無Au工藝原理圖

鑒于LPCVD柵介質(zhì)在絕緣柵器件中良好的可靠性，開發(fā)了針對(duì)此介質(zhì)的先柵MIS-HEMT工藝。采用先柵的原因是在LPCVD高溫腔體中，樣品不能帶有金屬。采用BCl3/SF6進(jìn)行2min歐姆前刻蝕減薄AlGaN勢壘層，然后淀積Ti/Al/Ti/TiN，在550℃低溫下退火實(shí)現(xiàn)（1.25±0.15）Ω·mm的接觸電阻。該低溫工藝有效保護(hù)了LPCVD柵介質(zhì)/（Al）GaN界面，順利實(shí)現(xiàn)了先柵工藝流程。在GaN-on-Si上優(yōu)化了Ti/Al比，當(dāng)比例為0.05時(shí)，接觸電阻可降至0.62Ω·mm（550℃低溫退火）。

2. 無金柵工藝

前述提到，柵介質(zhì)/（Al）GaN界面態(tài)和柵介質(zhì)絕緣特性直接決定了絕緣柵GaN功率開關(guān)器件的長期可靠性。作為柵極的重要組成部分，柵金屬及其與柵介質(zhì)的界面穩(wěn)定性對(duì)柵極的TDDB甚至動(dòng)態(tài)特性也具有不可忽視的影響。Ni，Al，W，半金屬TiN及多晶Si是目前CMOS工藝中常用的幾種材料。其中Ni是在傳統(tǒng)有金Ni/Au柵工藝中去掉Au形成的，它與LPCVD-SiN和Al2O3都能形成良好的接觸性能。Ni/Al2O3接觸勢壘達(dá)到2.9eV，它與LPCVD-SiN接觸勢壘介于1.85~2.3eV，均能有效抑制柵極的反向漏電。

但由于Ni的干法刻蝕工藝難度較大（CMOS工藝通常采用干法刻蝕使金屬圖形化，而非lift-off剝離），故無金工藝中通常不采用Ni柵。在8英寸工藝中選用TiN作為柵金屬接觸層，采用干法刻蝕工藝能實(shí)現(xiàn)良好的圖形化，如圖2所示。

圖2 MIS-HEMT器件截面SEM形貌

多晶Si柵是Si-CMOS中最常用的柵。將多晶Si柵與LPCVD-SiN鈍化/柵介質(zhì)結(jié)合，對(duì)比Al金屬柵，顯著提高了MIS-HEMT的柵極擊穿和壽命，LPCVD-SiN柵介質(zhì)厚度為20nm時(shí)，柵極擊穿電荷達(dá)到714C/cm2。

3. 絕緣柵Si基GaN功率開關(guān)產(chǎn)業(yè)化制備技術(shù)

F離子注入和凹槽柵是絕緣柵GaN-on-Si功率開關(guān)器件的主要制備技術(shù)。Si基AlGaN/GaN異質(zhì)結(jié)構(gòu)是平面工藝的主要外延結(jié)構(gòu)，其中AlGaN勢壘層的厚度通常只有約20nm。以凹槽柵工藝為例，為形成增強(qiáng)型通常要將勢壘層刻蝕到6nm以下。故在進(jìn)行離子注入或柵槽刻蝕時(shí)，注入/刻蝕深度及損傷控制是此類增強(qiáng)型技術(shù)的主要挑戰(zhàn)。開發(fā)具有自截止注入/刻蝕特性的工藝或設(shè)計(jì)具有阻擋層的勢壘層結(jié)構(gòu)是實(shí)現(xiàn)單芯片增強(qiáng)型Si基GaN器件產(chǎn)業(yè)化制備的關(guān)鍵技術(shù)。

在UV光照條件下，采用K2S2O8和KOH混合腐蝕AlGaN勢壘層制作凹槽柵，發(fā)現(xiàn)AlGaN/GaN間的AlN插入層能形成很好的自阻擋效應(yīng)，顯著提高了增強(qiáng)型器件閾值均勻性，閾值標(biāo)準(zhǔn)偏差低至177mV。同時(shí)設(shè)計(jì)了一種n-GaN（22nm）/AlN（1.5nm）/AlGaN（3nm）勢壘層結(jié)構(gòu)，見圖3。利用F基等離子體與AlN反應(yīng)生成的AlF3作為刻蝕阻擋層，制備出閾值0.3±0.04的增強(qiáng)型MIS-HEMT器件，柵溝道遷移率達(dá)1131cm2·V-1·s-1。

圖3 nGaN/AlN/AlGaN勢壘層結(jié)構(gòu)參數(shù)

采用PECVD-SiO2作為硬掩膜，通過高溫長時(shí)間O2退火實(shí)現(xiàn)柵區(qū)AlGaN勢壘層的完全氧化（615℃，40min），然后KOH濕法去除被氧化的勢壘層，淀積ALD-Al2O3柵介質(zhì)，制備出基于AlGaN/GaN異質(zhì)結(jié)構(gòu)的增強(qiáng)型MOS-HEMT，器件閾值達(dá)3.2V。為進(jìn)一步提高柵區(qū)溝道2DEG輸運(yùn)能力，采用雙異質(zhì)結(jié)GaN（2nm）Al0.26Ga0.74N（18nm）/AlN（1nm）/GaN（3nm）/Al0.2Ga0.74N（18nm）/AlN（1nm）/GaN，同時(shí)采用高溫氧化在第2個(gè)GaN（3nm）層實(shí)現(xiàn)截止，器件柵區(qū)溝道遷移率達(dá)1400cm2·V-1·s-1（原始溝道2DEG遷移率為1700cm2·V-1·s-1），說明該自截止氧化腐蝕技術(shù)導(dǎo)致的2DEG輸運(yùn)能力退化很小。同時(shí)結(jié)合PEALD-AlN鈍化，AlN界面插入層和AlGaN/AlN/GaN/AlN/GaN雙異質(zhì)結(jié)構(gòu)，研制出閾值0.5V（ID=10μAmm），亞閾值擺幅72mV/dec，擊穿電壓超700V的GaN-on-Si MIS-HEMT器件，柵區(qū)2DEG溝道遷移率高達(dá)1801cm2·V-1·s-1）。上述說明雙異質(zhì)結(jié)自截止技術(shù)有望獲得低導(dǎo)通電阻增強(qiáng)型GaN基MIS-HEMT器件。

圖4 新型異質(zhì)結(jié)構(gòu)和MIS-HEMT器件結(jié)構(gòu)

圖5 GaN基MIS-HEMT器件I-U特性

為進(jìn)一步提升絕緣柵GaN基MIS/MOS-HEMT的良率和工藝重復(fù)性，利用MOCVD外延良好的厚度控制能力，在4英寸Si襯底上外延出超薄勢壘AlGaN（＜6nm）/GaN異質(zhì)結(jié)構(gòu)（本征增強(qiáng)型），再采用高溫LPCVD-SiN鈍化實(shí)現(xiàn)柵極以外2DEG的恢復(fù)，如圖4所示。該技術(shù)利用LPCVD-SiN/（Al）GaN間的高密度（2.6×1013cm-2）正電荷，可將超薄勢壘AlGaN/GaN異質(zhì)結(jié)構(gòu)的2DEG方阻降至350Ω/□以下，達(dá)到可與常規(guī)厚度AlGaN（約20nm）/GaN異質(zhì)結(jié)構(gòu)比擬的數(shù)值。同樣利用MOCVD原位生長的in-situ SiN純化同樣在薄勢壘上實(shí)現(xiàn)了2DEG的良好恢復(fù)，研制出具備良好擊穿特性的增強(qiáng)型HEMT。該技術(shù)外延結(jié)構(gòu)簡單，優(yōu)點(diǎn)是F基刻蝕LPCVD-SiN時(shí)能在AlGaN表面形成良好的截止，顯著提高了閾值電壓與溝道電阻的均一性?；谠摷夹g(shù)研制出了20mm柵寬絕緣柵GaN增強(qiáng)型MIS-HEMT器件，導(dǎo)通電阻達(dá)0.75Ω，見圖5。這種top-down工藝制程可有效促進(jìn)絕緣柵GaN-on-Si MIS/MOS-HEMT器件的產(chǎn)業(yè)化制備。